一种稳压共源共栅放大电路，包括：第一ＰＭＯＳ ＦＥＴ和第二ＰＭＯＳ ＦＥＴ，其串联连接在接收第一供电电压的第一端和输出端之间；第一ＮＭＯＳ ＦＥＴ和第二ＮＭＯＳ ＦＥＴ，其串联连接在输出端和接收第二供电电压的第二端之间；以及稳压电路。稳压电路基于第一ＰＭＯＳ ＦＥＴ的漏极的电压，将用于稳定在第一ＰＭＯＳ ＦＥＴ的漏极的电压的第一控制信号输出到第二ＰＭＯＳ ＦＥＴ的栅极，并基于第一ＮＭＯＳ ＦＥＴ的源极的电压，将用于稳定在第一ＮＭＯＳ ＦＥＴ的源极中电压变化的第二控制信号输出到第一ＮＭＯＳ ＦＥＴ的栅极。
【技术实现步骤摘要】
本专利技术涉及共源共栅放大电路(cascode circuit)，并且，更具体地，涉及小于1V(即，低于1V)而操作的共源共栅放大电路、以及包括其的放大器。
技术介绍
共源共栅放大电路通常用于要求高输出阻抗(或电阻)的电路应用。图1图解了传统的共源共栅放大电路10，其包括电流源I1，第一N沟道金属氧化物半导体场效应晶体管(NMOS FET)12、以及第二NMOS FET 14。共源共栅放大电路10放大输入电压Vin，以生成输出电压Vo。为了允许恒定电流流入第二NMOS FET 14，将偏压Vb施加到第二NMOS FET 14的栅极。因为以层叠结构的方式串联连接第一NMOS FET 12和第二NMOS FET 14，所以，在第二NMOS FET 14的漏极(即，输出端Vo)，共源共栅放大电路10的输出阻抗总是为高。但是，因为由于半导体工艺的尺度缩小，而使沟道长度调制效果减小，所以，不能仅通过共源共栅放大电路10而得到满意的高输出阻抗。图2图解了传统的稳压(regulated)共源共栅放大电路20，其包括连接到节点N1的第三NMOS FET 16的栅极、以及连接到节点N2的第二NMOS FET14的栅极。稳压共源共栅放大电路20的输出阻抗比共源共栅放大电路10的输出阻抗高数十倍。但是，因为共源共栅在与共源共栅放大电路10相比时、稳压共源共栅放大电路20具有以阈值电压摆动的输出电压的损耗，所以，该电路不适用在小于1V的低电压上。另外，由于在分别接收电源电压Vdd和地电压Vss的电源线中的噪声，而恶化了稳压共源共栅放大电路20的电源抑制(rejection)比(PSRR)。稳压共源共栅放大电路20包括第三NMOS FET 16，其在弱反转区(inversionregion)中操作以补偿在输出电压摆动中的阈值电压的损耗。在这种情况中，最小化了输出电压摆动中的损耗，但是，因为操作的不稳定性、增大的面积、以及PSRR的恶化，难以在其它电路中使用该稳压共源共栅放大电路20。
技术实现思路
本专利技术提供了提供改进电源抑制比(PSRR)而不减小输出阻抗的共源共栅放大电路。根据本专利技术的一个方面，提供了一种稳压共源共栅放大电路，其包括第一P沟道金属氧化物半导体场效应晶体管(PMOS FET)和第二PMOS FET，其串联连接在输出端和被配置为接收第一供电电压的第一端之间；第一N沟道金属氧化物半导体场效应晶体管(NMOS FET)和第二NMOS FET，其串联连接在输出端和被配置为接收第二供电电压的第二端之间；以及稳压电路。所述稳压电路被配置为基于第一PMOS FET的漏极的电压，将第一控制信号输出到第二PMOS FET的栅极，其中将第一控制信号配置为稳定在第一PMOS FET的漏极的电压；以及基于第一NMOS FET的源极的电压，将第二控制信号输出到第一NMOS FET的栅极，其中将第二控制信号配置为稳定在第一NMOS FET的源极的电压。可将偏压输入到第一PMOS FET的栅极和第二NMOS FET的栅极中的至少一个栅极。可将输入电压输入到第二NMOS FET的栅极。该稳压电路可包括第一电流源，其连接在第一端和第一节点之间；第二电流源，其连接在第二端和第二节点之间；第三PMOS FET，其连接在第一节点和第二PMOS FET的栅极之间；第四PMOS FET，其连接在第一节点和第一NMOS FET的栅极之间，所述第四PMOS FET具有连接到第一NMOS FET的源极的栅极；第三NMOS FET，其连接在第二节点和第二PMOS FET的栅极之间，所述第三NMOS FET具有连接到第一PMOS FET的漏极的栅极；以及第四NMOSFET，其连接在第二节点和第一NMOS FET的栅极之间。第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每个的阈值电压可等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每个的阈值电压。可将偏压输入到第三PMOS FET的栅极和第四NMOS FET的栅极。根据本专利技术的另一个方面，提供了一种稳压共源共栅放大电路，其包括第一PMOS FET，其连接在第一节点和接收第一供电电压的第一端之间，所述第一PMOS FET具有接收第一偏压的栅极；第二PMOS FET，其连接在第一节点和输出节点之间；第一NMOS FET，其连接在输出节点和第二节点之间；第二NMOS FET，其连接在第二节点和接收第二供电电压的第二端之间，所述第二NMOS FET具有接收输入信号的栅极；第一电流源，其连接在第一端和第三节点之间；第二电流源，其连接在第二端和第四节点之间；第三PMOS FET，其连接在第三节点和第二PMOS FET的栅极之间，所述第三PMOS FET具有接收第二偏压的栅极；第四PMOS FET，其连接在第三节点和第一NMOS FET的栅极之间，所述第四PMOS FET具有连接到第二节点的栅极；第三NMOS FET，其连接在第四节点和第二PMOS FET的栅极之间，所述第三NMOS FET具有连接到第一节点的栅极；以及第四NMOS FET，其连接在第四节点和第一NMOS FET之间，所述第四PMOS FET具有接收第二偏压的栅极。第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每个的阈值电压可等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每个的阈值电压。根据本专利技术的另一个方面，提供一种放大器，其包括第一PMOS FET、第二PMOS FET、第一NMOS FET和第二NMOS FET，其串联连接在接收第一供电电压的第一端和接收第二供电电压的第二端之间；第一稳压电路；第三PMOSFET、第四PMOS FET、第三NMOS FET和第四NMOS FET，其串联连接在第一端和第二端之间；第二稳压电路；以及差分放大器。将第一稳压电路配置为基于第一PMOS FET的漏极的电压，将第一控制信号输出到第二PMOS FET的栅极，其中将第一控制信号配置为稳定在第一PMOS FET的漏极的电压；以及基于第一NMOS FET的源极的电压，将第二控制信号输出到第一NMOS FET的栅极，将第二控制信号配置为稳定在第一NMOS FET的源极的电压。将第二稳压电路配置为基于第三PMOS FET的漏极的电压，将第三控制信号输出到第四PMOS FET的栅极，其中将第三控制信号配置为稳定在第三PMOS FET的漏极的电压，并基于第三NMOS FET的源极的电压，将第四控制信号输出到第三NMOS FET的栅极，其中将第四控制信号配置为稳定在第三NMOS FET的源极的电压。将差分放大器配置为向第一PMOS FET的漏极输出与差分输入信号之间的差相对应的差分输出信号组之中的第一差分信号，并且向第三PMOSFET的漏极输出所述差分输出信号组之中的第二差分信号。可将偏压输入到第一PMOS FET、第三PMOS FET、第二NMOS FET和第四NMOS FET中的每个的栅极。第一稳压电路可包括第一电流源，其连接在第一端和第一节点之间；第二电流源，其连接本文档来自技高网...
【技术保护点】
一种稳压共源共栅放大电路包括： 第一ＰＭＯＳ ＦＥＴ和第二ＰＭＯＳ ＦＥＴ，串联连接在输出端和被配置为接收第一供电电压的第一端之间； 第一ＮＭＯＳ ＦＥＴ和第二ＮＭＯＳ ＦＥＴ，串联连接在输出端和被配置为接收第二供电电压的第二端之间；以及 稳压电路，其被配置为： 基于第二ＰＭＯＳ ＦＥＴ的漏极的电压，将第一控制信号输出到第二ＰＭＯＳ ＦＥＴ的栅极，其中将第一控制信号配置为稳定在第一ＰＭＯＳ ＦＥＴ的漏极的电压；以及 基于第一ＮＭＯＳ ＦＥＴ的源极的电压，将第二控制信号输出到第一ＮＭＯＳ ＦＥＴ的栅极，其中将第二控制信号配置为稳定在第一ＮＭＯＳ ＦＥＴ的源极的电压。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：郑武京，金在辉，孔培瑄，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。