半导体装置制造方法及图纸

本公开涉及半导体装置。该半导体装置包括：时钟调整电路，设置到给与时钟信号同步操作的多个功能电路，时钟调整电路分别调整针对每个功能电路的延迟量；以及时钟路径选择电路，用于控制时钟是否通过在时钟调整电路中包括的多个路径中的任何一个路径，来分别被传输到功能电路。在该半导体装置中，时钟路径选择电路根据多个功能电路的操作状态中的变化输出路径指示信号，该路径指示信号指示用于传输时钟信号的路径的切换。时钟信号的路径的切换。时钟信号的路径的切换。

【技术实现步骤摘要】
半导体装置
[0001]相关申请的交叉引用
[0002]于2020年12月28日提交的日本专利申请号2020
‑
218398的公开内容(包括说明书、附图和摘要)，通过整体引用并入本文。


[0003]本专利技术涉及一种半导体装置，例如，一种包括多个电路的半导体装置，该多个电路与时钟同步操作。

技术介绍

[0004]近年来，在包括以处理器为代表的逻辑电路的半导体装置中，功率消耗的增加已成为问题。专利文献1中公开了一种技术的示例，该技术用于降低该逻辑电路中的功率消耗。
[0005]专利文献1中描述的半导体装置包括时钟生成电路，时钟生成电路具有低频模式和高频模式作为其操作模式，以用于在高频模式中生成频率高于低频模式的时钟；基于由时钟生成电路生成的时钟进行操作的非易失性存储器；用于获得从经由时钟生成电路的非易失性存储器读取的读取数据的中央处理单元；设置在从时钟生成电路到中央处理单元的时钟供给路径中的时钟延迟单元。时钟延迟单元包括绕过第一路径的第二路径和级联的多级缓冲器。在高频模式时，时钟延迟单元经由第一路径将来自时钟生成电路的时钟提供给中央处理单元。在低频模式中，时钟延迟单元经由第二路径将来自时钟生成电路的时钟提供给中央处理单元。
[0006][专利文献1]日本未审查专利申请公开号2013
‑
88916。

技术实现思路

[0007]在专利文献1中描述的技术中，中央处理单元可以在低频模式和高频模式中操作，通过在低频模式期间经由绕过多级缓冲器的第二路径向中央处理单元供给时钟，降低了低频模式期间在缓冲器中消耗的功率。然而，在专利文献1中描述的技术中存在一个问题，即无法在包括高频模式(或高速操作模式)在内的各种电路状态中的每一电路状态下都降低功率消耗。
[0008]根据本文的描述中以及从附图，其他问题和新颖特征将变得清楚。
[0009]根据实施例，一种半导体装置包括：时钟调整电路，用于调整针对每个功能电路的延迟量，时钟调整电路被提供给与时钟信号同步操作的多个功能电路中的每一个；以及时钟路径选择电路，用于控制是否通过包括在时钟调整电路中多个路径中的任何一个将时钟传输到功能电路。时钟路径选择电路响应于多个功能电路的操作状态中的改变来输出路径选择信号，该路径选择信号用于指示用于传输时钟信号的路径的切换。
[0010]根据实施例，半导体装置可以减少与电路状态变化相对应的功率消耗。
附图说明
[0011]图1是根据第一实施例的半导体装置的框图。
[0012]图2是用于解释根据第一实施例的半导体装置中的时钟路径切换操作的流程图。
[0013]图3是用于解释根据第一实施例的半导体装置中的时钟路径切换操作的示例的时序图。
[0014]图4是用于解释在根据第一实施例的半导体装置中能够被选择的时钟路径选择的表。
[0015]图5是根据第二实施例的半导体装置的框图。
[0016]图6是用于解释根据第二实施例的半导体装置中的功率消耗的图。
[0017]图7是用于解释根据第二实施例的半导体装置的操作和功率消耗的转变的示例的时序图。
[0018]图8是用于解释根据第二实施例的半导体装置的操作和功率消耗的转变的另一示例的时序图。
[0019]图9是根据第三实施例的半导体装置的框图。
[0020]图10是用于解释根据第三实施例的半导体装置的操作模式的表。
[0021]图11是图示在根据第三实施例的半导体装置中选择路径A时的功率消耗的图。
[0022]图12是图示在根据第三实施例的半导体装置中选择路径B时的功率消耗的图。
具体实施方式
[0023]为了解释的清楚起见，以下描述和附图被适当地省略和简化。另外，在附图中描述为用于执行各种处理的功能块的每个元件在硬件方面可以由CPU、存储器和其他电路构成，而在软件方面通过加载到存储器中的程序来实现。因此，本领域技术人员可以理解，这些功能块可以通过纯硬件、纯软件或者其组合以多种形式实现，并且本专利技术不限于它们中的任何一种。在附图中，相同的元件由相同的附图标记表示，并且必要时省略了其重复性的描述。
[0024]而且，可以使用各种类型的非瞬态计算机可读介质(非暂时性计算机可读介质)来存储上述程序并将其提供给计算机。非暂时性计算机可读介质包括各种类型的有形存储介质。非瞬态计算机可读介质的示例包括磁记录介质(例如，软盘、磁带、硬盘驱动器)、磁光记录介质(例如，磁光盘)、CD
‑
ROM(只读存储器)、CD
‑
R、CD
‑
R/W和固态存储器(例如，掩模ROM、PROM(可编程ROM)、EPROM(可擦除PROM)、闪存ROM、RAM(随机存取存储器))。还可以通过各种类型的暂时计算机可读暂时计算机可读介质向计算机供给程序。临时计算机可读介质的示例包括电信号、光信号和电磁波。暂时性计算机可读介质可以经由诸如电线和光纤之类的有线通信路径或无线通信路径向计算机提供程序。
[0025]第一实施例
[0026]首先，图1示出了根据第一实施例的半导体装置1的框图。根据图1中所示的第一实施例的半导体装置1包括逻辑电路10。逻辑电路10用于执行由半导体装置1执行的信息处理，以实现半导体装置1的主要功能。另外，在根据第一实施例的半导体装置1中，针对逻辑电路10，提供了电源电路11、时钟路径选择电路12、电源控制电路(例如，VBB控制电路13)、电路状态检测电路14、修整(trimming)信息15和设置寄存器16。
[0027]电源电路11用于向逻辑电路10供电。电源电路11输出例如作为用于操作半导体装置的主电源电压的第一电源电压(正常电源电压)，以及用于减少晶体管中引起的漏电流的第二电源电压(VBB电源电压)。假设，基于来自VBB控制电路13的指令，在逻辑电路10的操作期间选择性地输出VBB电源电压。该VBB电源电压是施加到晶体管的背栅的电压。特征在于，通过向阱部分施加与接地电压不同的正电压或负电压，漏电流随着晶体管阈值电压的变化而降低。作为适合通过这种VBB电源电压来控制漏电流的晶体管，存在使用SOI(绝缘体上硅)技术的SOTB(薄掩埋氧化层上硅)结构的晶体管。
[0028]响应于第一电路的操作状态的变化，时钟路径选择电路12输出路径选择信号，以指示在逻辑电路10中的第一时钟调整电路和第二时钟调整电路中用于传输时钟信号的路径。在此，在时钟路径选择电路12中，基于从VBB控制电路13、电路状态检测电路14、修整信息15和设置寄存器16获得的信息，动态且实时地降低了在时钟的传输路径中的功率消耗。
[0029]VBB控制电路13指示向电源电路供给正常电源电压还是供给VBB电源电压。电路状态检测电路14感测电路状态，该电路状态至少包括逻辑电路10的芯片温度。例如，电路状态检测电路14检测芯片温度，在已启用的电路之中，基于对整个芯片执行的处理的贡献度，通过停止功能或降低操作速本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：振荡器，用于输出时钟信号；第一电路和第二电路，基于所述时钟信号进行操作；第一时钟调整电路，被设置在所述振荡器和所述第一电路之间并且包括第一路径和第二路径，所述第一路径用于向被传输到所述第一电路的所述时钟信号提供第一延迟量，所述第二路径用于向所述时钟信号提供第二延迟量；第二时钟调整电路，被设置在所述振荡器和所述第二电路之间并且包括第三路径和第四路径，所述第三路径用于向被传输到所述第二电路的所述时钟信号提供第三延迟量，所述第四路径用于向所述时钟信号提供第四延迟量；以及时钟路径选择电路，用于响应于所述第一电路和所述第二电路的操作状态中的变化来输出路径选择信号，所述路径选择信号指示用于在所述第一时钟调整电路和所述第二时钟调整电路中传输所述时钟信号的路径。2.根据权利要求1的半导体装置，还包括：设置寄存器，所述第一电路和所述第二电路的操作条件被存储在所述设置寄存器中，其中每当所述设置寄存器中存储的操作条件改变时，所述时钟路径选择电路输出所述路径选择信号。3.根据权利要求1的半导体装置，其中所述时钟路径选择电路基于修整信息来输出所述路径选择信号，所述修整信息存储了在关于所述第一电路和所述第二电路的制造工艺中执行的修整的状态。4.根据权利要求1的半导体装置，还包括用于检测电路状态的电路状态检测电路，所述电路状态至少包括所述第一电路和所述第二电路的芯片温度，其中所述时钟路径选择电路基于通过所...

【专利技术属性】
技术研发人员：若狭大祐，源马和明，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：