封装结构制造技术

本发明专利技术提供一种封装结构，包括第一导线架、第二导线架、第三导线架、第一载板、增强型电晶体以及空乏型III

【技术实现步骤摘要】
封装结构


[0001]本专利技术是有关于一种封装结构，特别是有关于一种将增强型电晶体以及空乏型III
‑
V族电晶体串叠在一起的封装结构。

技术介绍

[0002]III
‑
V族电晶体，例如氮化镓场效电晶体(GaN FET)，由于其高效率的特性以及适合高电压操作，常常使用于高功率和高性能的电路应用。此外，III
‑
V族电晶体往往会与其他电晶体(如，硅场效电晶体)组合而产生高性能的开关装置，例如串叠(cascoded)开关。
[0003]一般的封装设计可以将离散的元件并排放置于相同的支撑表面上，如放置于导线架(lead frame)上的覆铜陶瓷载板(Direct Bonding Copper，DBC)或陶瓷基板。然而，紧紧将离散元件并排放置于支撑表面上往往会带来许多不可预期的非理想效应，因此有必要针对不可预期的非理想效应进行排除，以提高开关装置的效能。

技术实现思路

[0004]本专利技术提出了封装结构，以有效率且具有成本效益的方式整合III
‑
V族电晶体与其他场效电晶体。此外，本专利技术所提出的封装结构以及功率电晶体有效的将III
‑
V族电晶体的基体端耦接至功率电晶体的源极端，进而提高III
‑
V族电晶体的动态特性。
[0005]有鉴于此，本专利技术提出一种封装结构，上述封装结构包括一第一导线架、一第二导线架、一第三导线架、一第一载板、一增强型电晶体以及一空乏型III
‑r/>V族电晶体。上述第一载板放置于上述第一导线架上，且第一载板与上述第一导线架电性隔离。上述增强型电晶体放置于上述第一载板上，增强型电晶体包括耦接至上述第二导线架的一第一闸极端、耦接至上述第一导线架的一第一源极端以及耦接至上述第一载板的一第一汲极端。上述空乏型III
‑
V族电晶体放置于上述第一导线架，空乏型III
‑
V族电晶体包括耦接至上述第一导线架的一第二闸极端、耦接至上述第一载板的一第二源极端以及耦接至上述第三导线架的一第二汲极端。
[0006]根据本专利技术的一实施例，上述空乏型III
‑
V族电晶体更包括一基体端，其中上述基体端与上述第一导线架相互接触。
[0007]根据本专利技术的一实施例，上述空乏型III
‑
V族电晶体通过一镀金属而与上述第一导线架黏合，上述基体端通过上述镀金属而与上述第一导线架相互接触。
[0008]根据本专利技术的一实施例，上述增强型电晶体为一垂直式电晶体，其中上述第一汲极端通过一镀金属而与上述第一载板相互接触。
[0009]根据本专利技术的一实施例，上述增强型电晶体以及上述空乏型III
‑
V族电晶体串叠连接而为一功率电晶体，其中上述功率电晶体包括一功率闸极端、一功率源极端以及一功率汲极端，其中上述第一导线架耦接至上述功率源极端，上述第二导线架耦接至上述功率闸极端，上述第三导线架耦接至上述功率汲极端。
[0010]本专利技术更提出一种封装结构，上述封装结构包括一第一导线架、一第二导线架、一
第三导线架、一第一载板、一第二载板、一增强型电晶体、一空乏型III
‑
V族电晶体以及一电阻元件。上述第一载板放置于上述第一导线架上，且第一载板与上述第一导线架电性隔离。上述第二载板放置于上述第一导线架上，且第二载板与上述第一导线架电性隔离。上述增强型电晶体放置于上述第一载板上，增强型电晶体放置包括耦接至上述第二导线架的一第一闸极端、耦接至上述第一导线架的一第一源极端以及耦接至上述第一载板的一第一汲极端。上述空乏型III
‑
V族电晶体放置于上述第二载板，空乏型III
‑
V族电晶体包括耦接至上述第一导线架的一第二闸极端、耦接至上述第一载板的一第二源极端、耦接至上述第三导线架的一第二汲极端以及耦接至上述第二载板的一基体端。上述电阻元件耦接于上述第二载板以及上述第一导线架之间。
[0011]根据本专利技术的一实施例，上述空乏型III
‑
V族电晶体通过一镀金属而与上述第二载板黏合，上述基体端通过上述镀金属而与上述第二载板相互接触。
[0012]根据本专利技术的一实施例，上述增强型电晶体为一垂直式电晶体，其中上述增强型电晶体通过一镀金属而与上述第一载板黏合，上述第一汲极端通过上述镀金属与上述第一载板相互接触。
[0013]本专利技术更提出一种封装结构，上述封装结构包括一第一导线架、一第二导线架、一第三导线架、一第一载板、一第二载板、一增强型电晶体、一空乏型III
‑
V族电晶体以及一电容元件。上述第一载板放置于上述第一导线架上，且第一载板与上述第一导线架电性隔离。上述第二载板放置于上述第一导线架上，且第二载板与上述第一导线架电性隔离。上述增强型电晶体放置于上述第一载板上，增强型电晶体包括耦接至上述第二导线架的一第一闸极端、耦接至上述第一导线架的一第一源极端以及耦接至上述第一载板的一第一汲极端。上述空乏型III
‑
V族电晶体放置于上述第二载板，空乏型III
‑
V族电晶体包括耦接至上述第一导线架的一第二闸极端、耦接至上述第一载板的一第二源极端、耦接至上述第三导线架的一第二汲极端以及耦接至上述第二载板的一基体端。上述电容元件耦接于上述第二载板以及上述第一导线架之间。
[0014]根据本专利技术的一实施例，上述空乏型III
‑
V族电晶体通过一镀金属而与上述第二载板黏合，上述基体端通过上述镀金属而与上述第二载板相互接触。
[0015]根据本专利技术的一实施例，上述增强型电晶体为一垂直式电晶体，其中上述增强型电晶体通过一镀金属而与上述第一载板黏合，上述第一汲极端通过上述镀金属与上述第一载板相互接触。
[0016]与现有技术相比，本专利技术的优点如下：
[0017]本专利技术提出的封装结构，以有效率且具有成本效益的方式整合III
‑
V族电晶体与其他场效电晶体。此外，本专利技术所提出的封装结构有效的将III
‑
V族电晶体的基体端耦接至功率电晶体的源极端，进而提高III
‑
V族电晶体的动态特性。
附图说明
[0018]以下附图仅旨在于对本专利技术进行示意性说明和解释，并不限定本专利技术的范围。其中：
[0019]图1A显示根据本专利技术的一实施例所述的封装结构的俯视图；
[0020]图1B显示根据本专利技术的一实施例所述的封装结构的剖面图；
[0021]图2显示根据本专利技术的一实施例所述的功率电晶体的电路图；
[0022]图3A显示根据本专利技术的另一实施例所述的封装结构的俯视图；
[0023]图3B显示根据本专利技术的另一实施例所述的封装结构的剖面图；
[0024]图4显示根据本专利技术的另一实施例所述的功率电晶体的电路图；
[0025]图5A显示根据本专利技术的另一实施例所述的封装结构的俯视本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，所述封装结构包括：一第一导线架；一第二导线架；一第三导线架；一第一载板，放置于所述第一导线架上，且所述第一载板与所述第一导线架电性隔离；一增强型电晶体，放置于所述第一载板上，所述增强型电晶体包括耦接至所述第二导线架的一第一闸极端、耦接至所述第一导线架的一第一源极端以及耦接至所述第一载板的一第一汲极端；以及一空乏型III
‑
V族电晶体，放置于所述第一导线架，所述空乏型III
‑
V族电晶体包括耦接至所述第一导线架的一第二闸极端、耦接至所述第一载板的一第二源极端以及耦接至所述第三导线架的一第二汲极端。2.根据权利要求1所述的封装结构，其特征在于，所述空乏型III
‑
V族电晶体更包括一基体端，其中所述基体端与所述第一导线架相互接触。3.根据权利要求2所述的封装结构，其特征在于，所述空乏型III
‑
V族电晶体通过一镀金属而与所述第一导线架黏合，所述基体端通过所述镀金属而与所述第一导线架相互接触。4.根据权利要求1所述的封装结构，其特征在于，所述增强型电晶体为一垂直式电晶体，其中所述第一汲极端通过一镀金属而与所述第一载板相互接触。5.根据权利要求1所述的封装结构，其特征在于，所述增强型电晶体以及所述空乏型III
‑
V族电晶体串叠连接而为一功率电晶体，其中所述功率电晶体包括一功率闸极端、一功率源极端以及一功率汲极端，其中所述第一导线架耦接至所述功率源极端，所述第二导线架耦接至所述功率闸极端，所述第三导线架耦接至所述功率汲极端。6.一种封装结构，其特征在于，所述封装结构包括：一第一导线架；一第二导线架；一第三导线架；一第一载板，放置于所述第一导线架上，且所述第一载板与所述第一导线架电性隔离；一第二载板，放置于所述第一导线架上，且所述第二载板与所述第一导线架电性隔离；一增强型电晶体，放置于所述第一载板上，所述增强型电晶体包括耦接至所述第二导线架的一第一闸极端、耦...

【专利技术属性】
技术研发人员：吴祖仪，黄尧峰，温文莹，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：