板级系统级封装方法及封装结构、电路板技术方案

一种板级系统级封装方法及封装结构、电路板，封装方法包括：提供形成有第一空腔的电路板，第一空腔外侧的电路板表面形成有多个第一焊垫；提供多个第一芯片，第一芯片的其中一表面形成有第二焊垫；通过键合层将第一芯片键合于电路板上，键合层避开第一焊垫和第二焊垫设置，第一焊垫与第二焊垫相对围成第一空隙，键合层中形成有第二空腔，第二空腔和第一空腔相对并连通，第一芯片遮盖第二空腔；通过电镀工艺在第一空隙中形成电连接第一焊垫和第二焊垫的第一导电凸块。本发明专利技术提高板级系统级封装工艺的封装效率、以及与前段的芯片形成工艺的兼容性。兼容性。兼容性。

【技术实现步骤摘要】
板级系统级封装方法及封装结构、电路板
[0001]本申请要求2020年12月30日提交国家知识产权局、申请号为202011624142.7、专利技术名称为“一种板级系统级封装方法、结构、电路板及形成方法”的专利申请的优先权，其全部内容通过引用结合在本申请中。


[0002]本专利技术实施例涉及半导体器件制造领域，尤其涉及一种板级系统级封装方法及封装结构、电路板。

技术介绍

[0003]系统级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die，已知良好芯片)诸如光电芯片、生物芯片等，在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个系统或者子系统。
[0004]倒装芯片(FC，Flip
‑
Chip)焊接为目前比较常用的一种系统级封装方法。该系统级封装的方法包括：提供PCB电路板，其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种板级系统级封装方法及封装结构、电路板，提高板级系统级封装工艺的封装效率、以及与前段的芯片形成工艺的兼容性。
[0006]为解决上述问题，本专利技术实施例提供一种板级系统级封装方法，包括：提供电路板，所述电路板中形成有第一空腔，所述第一空腔外侧的所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板表面；提供多个第一芯片，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面；通过键合层将所述第一芯片键合于所述电路板上，所述键合层避开所述第一焊垫和第二焊垫设置，所述第一焊垫与第二焊垫相对围成第一空隙，所述键合层中形成有第二空腔，所述第二空腔和第一空腔相对并连通，所述第一芯片位于所述第二空腔上方；通过电镀工艺在所述第一空隙中形成第一导电凸块，所述第一导电凸块电连接所述第一焊垫和第二焊垫。
[0007]相应的，本专利技术实施例还提供一种板级系统级封装结构，包括：电路板，所述电路板中形成有第一空腔，所述第一空腔外侧的所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板表面；键合于所述电路板上的多个第一芯片，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面，所述第二焊垫与所述第一焊垫相对围成第一空隙；键合层，位于所述电路板和第一芯片之间且避开所述第一焊垫和第二焊垫设置，所述键合层中形成有第二空腔，所述第二空腔和所述第一空腔相对
并连通，其中，所述第一芯片位于所述第二空腔上方；电镀的第一导电凸块，位于所述第一空隙中，所述第一导电凸块电连接所述第一焊垫和第二焊垫。
[0008]相应的，本专利技术实施例提供一种电路板，所述电路板用于与芯片相键合形成板级系统级封装结构，电路板包括：多层堆叠的板，包括多个用于形成空腔的非布线区域，每层板至少包括基板以及位于所述基板表面的互连结构，所述非布线区域外围的顶层板上形成有第一焊垫，所述第一焊垫与位于顶层板的所述互连结构电连接，所述第一焊垫用于与所述芯片的第二焊垫相对并实现电连接；空腔，贯穿所述非布线区域的部分层数或全部层数的板，所述空腔用于与所述封装结构中芯片的位置相对应。
[0009]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0010]本专利技术实施例提供的板级系统级封装方法中，在电路板中形成第一空腔，并通过键合层将所述第一芯片键合于电路板上，使电路板的第一焊垫与第一芯片的第二焊垫相对围成第一空隙，所述键合层中形成有第二空腔，所述第二空腔和第一空腔相对并连通，且所述第一芯片位于所述第二空腔上方，之后通过电镀工艺在所述第一空隙中形成电连接第一焊垫和第二焊垫的第一导电凸块，以实现第一芯片与电路板的电连接。与利用焊接实现芯片与电路板电连接的方案相比，首先，本专利技术实施例利用电镀工艺实现芯片与电路板的电连接，工艺流程简单、封装效率高；其次，本专利技术实施例能够在将所有的芯片均与电路板键合在一起之后，通过电镀工艺形成用于使每一芯片与电路板的电连接的导电凸块，相较于对每个芯片单独焊接以与电路板实现电连接的方案，极大地提高了封装效率；而且，电镀工艺与封装前段的工艺兼容性高，便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺；此外，所述第一芯片与电路板之间通过键合层实现物理连接，所述键合层避开所述第一焊垫和第二焊垫设置，所述键合层不仅实现了第一芯片与电路板之间的物理连接，而且，所述键合层中形成有第二空腔，第二空腔提供了位于第一芯片下方的芯片空腔的一部分深度，使得第一空腔的深度不会太大，有利于减小对电路板设计的影响；并且，键合层还用于定义第一导电凸块的形成位置，有利于防止电镀工艺中第一导电凸块横向外溢，方便进行电镀工艺的控制。
附图说明
[0011]图1至图6是本专利技术板级系统级封装方法第一实施例中各步骤对应的结构示意图；
[0012]图7是本专利技术板级系统级封装方法第二实施例对应的结构示意图；
[0013]图8至图9是本专利技术板级系统级封装方法第三实施例中各步骤对应的结构示意图；
[0014]图10是本专利技术板级系统级封装方法第四实施例对应的结构示意图；
[0015]图11至图12是本专利技术板级系统级封装方法第五实施例中各步骤对应的结构示意图；
[0016]图13是本专利技术板级系统级封装方法第六实施例对应的结构示意图；
[0017]图14是本专利技术电路板一实施例的结构示意图；
[0018]图15是本专利技术电路板另一实施例的结构示意图。
具体实施方式
[0019]现有的系统级封装方法仍具有较大的挑战。具体地，以倒装芯片为例，现有的系统
级封装的方法存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、需要利用焊接工艺实现芯片与电路板之间的电连接，无法与封装前段的工艺兼容；4、浸蘸助焊剂过程中稍有不慎施以较大压力时，容易造成电路板压裂。
[0020]为了解决所述技术问题，本专利技术实施例提供一种板级系统级封装方法，包括：提供电路板，所述电路板中形成有第一空腔，所述第一空腔外侧的所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板表面；提供多个第一芯片，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面；通过键合层将所述第一芯片键合于所述电路板上，所述键合层避开所述第一焊垫和第二焊垫设置，所述第一焊垫与第二焊垫相对围成第一空隙，所述键合层中形成有第二空腔，所述第二空腔和第一空腔相对并连通，所述第一芯片位于所述第二空腔上方；通过电镀工艺在所述第一空隙中形成第一导电凸块，所述第一导电凸块电连接所述第一焊垫本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种板级系统级封装方法，其特征在于，包括：提供电路板，所述电路板中形成有第一空腔，所述第一空腔外侧的所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板表面；提供多个第一芯片，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面；通过键合层将所述第一芯片键合于所述电路板上，所述键合层避开所述第一焊垫和第二焊垫设置，所述第一焊垫与第二焊垫相对围成第一空隙，所述键合层中形成有第二空腔，所述第二空腔和第一空腔相对并连通，所述第一芯片位于所述第二空腔上方；通过电镀工艺在所述第一空隙中形成第一导电凸块，所述第一导电凸块电连接所述第一焊垫和第二焊垫。2.如权利要求1所述的板级系统级封装方法，其特征在于，所述键合层的材料包括可光刻键合材料、芯片粘结膜、玻璃、介质材料和聚合物材料中的一种或多种。3.如权利要求1所述的板级系统级封装方法，其特征在于，所述键合层的厚度为5μm至200μm，所述键合层至少覆盖所述第一芯片面积的10％。4.如权利要求1所述的板级系统级封装方法，其特征在于，相对的所述第一焊垫和第二焊垫包括正对部分和错开部分，所述正对部分的面积大于所述第一焊垫面积或所述第二焊垫面积的二分之一。5.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一空隙的高度为5μm至200μm。6.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一焊垫或所述第二焊垫暴露出的面积为5平方微米至200平方微米。7.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一导电凸块的横截面积大于10平方微米。8.如权利要求1
‑
7中任一项所述的板级系统级封装方法，其特征在于，所述电镀工艺包括化学镀。9.如权利要求8所述的板级系统级封装方法，其特征在于，所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。10.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，所述电路板具有相背的第一表面和第二表面，所述第一焊垫位于所述第一表面一侧且凹陷于所述第一表面；所述电路板还包括第三焊垫，所述第三焊垫位于所述第二表面一侧且凹陷于所述第二表面；所述板级系统级封装方法还包括：通过电镀工艺在所述第三焊垫上形成第二导电凸块；或者，通过键合层将所述第一芯片键合于所述电路板上的步骤中，将所述第一芯片分别键合于所述第一表面和第二表面上，所述键合层还避开所述第三焊垫设置，所述第三焊垫与所
述第二焊垫相对围成第二空隙；所述板级系统级封装方法还包括：通过电镀工艺在所述第二空隙中形成第三导电凸块，所述第三导电凸块电连接所述第三焊垫与所述第二焊垫。11.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，所述第一空腔位于部分厚度的所述电路板中；或者，所述第一空腔位于部分厚度的所述电路板中，且所述第一空腔底部的电路板中形成有贯穿剩余厚度的多个空气孔。12.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，所述电路板具有相背的第一表面和第二表面；所述第一空腔位于部分厚度的所述电路板中，且所述第一空腔位于所述第一表面和第二表面中的任意一个或两个中。13.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供第一芯片的步骤中，所述第一芯片具有相背的第三表面和第四表面，所述第二焊垫位于所述第三表面一侧且凹陷于所述第三表面，所述第一芯片还包括第四焊垫，所述第四焊垫位于所述第四表面一侧且凹陷于所述第四表面，所述第四焊垫和第二焊垫之间实现电连接；所述板级系统级封装方法还包括：提供第二芯片，所述第二芯片的任一表面形成有第五焊垫，所述第五焊垫凹陷于所述第二芯片的表面；将所述第一芯片与所述第二芯片键合，所述第四焊垫与第五焊垫相对围成第三空隙；通过电镀工艺在所述第三空隙中形成第四导电凸块，所述第四导电凸块电连接所述第四焊垫和第五焊垫。14.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，所述第一空腔外侧的所述电路板表面还形成有多个第六焊垫，所述第六焊垫凹陷于所述电路板表面；所述板级系统级封装方法还包括：提供多个互连芯片，所述互连芯片中形成有导电结构，所述互连芯片的其中一表面暴露部分所述导电结构；将所述互连芯片键合于所述电路板上，所述导电结构和第六焊垫相对围成第四空隙；通过电镀工艺在所述第四空隙中形成第五导电凸块，所述第五导电凸块电连接所述第六焊垫与所述导电结构；其中，所述互连芯片位于所述第一芯片侧部的电路板上；所述互连芯片与所述电路板电连接，或者，所述互连芯片通过所述电路板与所述第一芯片电连接。15.如权利要求1所...

【专利技术属性】
技术研发人员：黄河，向阳辉，刘孟彬，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：