半导体器件及其制作方法技术

本发明专利技术涉及一种半导体器件及其制作方法，其中，半导体器件，包括：衬底，衬底包括功能区；设置于衬底上的阻挡层，阻挡层与衬底围成第一空腔和第二空腔，第一空腔暴露至少部分功能区，第二空腔位于第一空腔外围，阻挡层设有连通第一空腔和第二空腔的释放通道；阻挡层上开设有释放孔，释放孔位于第二空腔范围内，且释放孔与第二空腔连通。本发明专利技术通过在第一空腔外围形成第二空腔，并通过释放通道连通第一空腔和第二空腔，从而便于通过释放孔去除形成第二空腔和第一空腔的释放层材料，从而形成暴露至少部分功能区的第一空腔，另外，将释放孔设置于第二空腔上的阻挡层上，以避免形成的保护层材料落入第一空腔内，进而确保第一空腔的洁净程度。程度。程度。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本专利技术涉及半导体器件制造领域，尤其涉及一种半导体器件及其制作方法。

技术介绍

[0002]随着半导体集成电路的发展，半导体集成电路制造产业已经成为电子制造业的基础和核心，支持并推动着相关产业的繁荣与发展。空腔形成工艺是半导体器件的重要组成部分，随着各项
的不断进步与发展，各种空腔的种类及需求也呈爆发式增长，各种形态和功能的空腔需求层出不穷。
[0003]在各种空腔工艺的需求中，其中有一种空腔的形成具有特殊的要求，其要求空腔底部保持极高的洁净度以保证器件性能，如CIS封装，BAW器件封装等。
[0004]目前高洁净度空腔的形成工艺主要依靠干膜或键合工艺，抑或两者结合的工艺，而干膜材料及键合材料较为昂贵，且制作工艺相较其他空腔工艺更加复杂，其成本也会大幅增加。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体器件及其制作方法，能够降低生产成本，工艺简单，且能够保证空腔区域的高洁净度，避免对空腔区域造成污染。
[0006]为了实现上述目的，本专利技术提供了一种半导体器件，包括：
[0007]衬底，所述衬底包括功能区；
[0008]设置于所述衬底上的阻挡层，所述阻挡层与所述衬底围成第一空腔和第二空腔，所述第一空腔暴露至少部分所述功能区，所述第二空腔位于所述第一空腔外围，所述阻挡层设有连通所述第一空腔和所述第二空腔的释放通道；
[0009]所述阻挡层上开设有释放孔，所述释放孔位于所述第二空腔范围内，且所述释放孔与所述第二空腔连通。
[0010]本专利技术还提供了一种半导体器件制作方法，包括：
[0011]提供衬底，所述衬底包括功能区；
[0012]在所述衬底上形成释放层；
[0013]形成沟槽，所述沟槽贯穿部分所述释放层或延伸至所述释放层部分深度，所述沟槽环绕于所述功能区外围；
[0014]形成阻挡层，所述阻挡层填充所述沟槽并覆盖所述释放层的外表面；
[0015]在所述沟槽外围的所述阻挡层上形成释放孔，所述释放孔暴露部分所述释放层；
[0016]去除所述释放层，位于所述沟槽内的阻挡层内围形成第一空腔，位于所述沟槽内的阻挡层外围形成第二空腔，隔离所述第一空腔和所述第二空腔的阻挡层形成释放通道，所述释放通道连通所述第一空腔和所述第二空腔。
[0017]本专利技术半导体器件的有益效果在于：
[0018]通过在第一空腔外围形成第二空腔，并通过释放通道连通第一空腔和第二空腔，
从而便于在制作该器件结构时，通过位于第二空腔范围内的释放孔去除形成第二空腔和第一空腔的释放层材料，以形成暴露至少部分功能区的第一空腔，释放孔设置在第一空腔外围的第二空腔，避免释放孔形成工艺将杂质材料引入第一空腔中，或者工艺材料残留到第一空腔，提升了第一空腔的洁净程度。
[0019]另外，通过将释放孔形成于第二空腔上方的阻挡层上，以避免后续在阻挡层上形成保护层时，避免保护层材料落入第一空腔，进一步确保第一空腔的洁净程度；此外，还避免了使用特殊材料及工艺，降低了成本。
[0020]进一步地，释放通道位于隔离第一空腔和第二空腔的阻挡层上，且位于临近于衬底的表面与衬底临近于阻挡层的表面之间，从而便于连通第一空腔和第二空腔，且结构简单，易于制作。
[0021]进一步地，通过保护层覆盖释放孔，以便于形成密封的第一空腔，进而保证第一空腔的气密性和防水性，提高了第一空腔结构的可靠性。
[0022]进一步地，通过对保护层的设置，以保护封盖层的结构强度，增强第一空腔的抗压性，从而提高封盖层的承压能力，避免封盖层受压迫造成破损以致破坏第一空腔结构，以进一步提高第一空腔的气密性和防水性能；另外，保护层还可以将阻挡层覆盖，从而加强第一空腔结构的密封性，避免第一空腔与外部空气连通。
[0023]本专利技术半导体器件制作方法的有益效果在于：
[0024]通过在衬底上形成释放层、形成阻挡层，以使便于去除释放层之后，使阻挡层与衬底围成第一空腔和第二空腔，第二空腔包围第一空腔，通过形成沟槽，在沟槽内形成阻挡层，以便于去除释放层之后在形成于相邻沟槽内的阻挡层之间形成释放通道，进而便于通过位于第二空腔范围内的释放孔去除第二空腔和第一空腔内的释放层，以形成暴露至少部分功能区的第一空腔；通过在沟槽外围的阻挡层上形成释放孔，避免释放孔形成工艺将杂质材料引入第一空腔中，或者工艺材料残留到第一空腔，提升了第一空腔的洁净程度；还便于避免后续在阻挡层上形成保护层时，避免保护层材料落入第一空腔，进一步保证了第一空腔的高洁净度；形成工艺简单，无需使用特殊材料以及特殊工艺，大大降低了成本。
[0025]进一步地，通过沉积的方式形成阻挡层，以便于将释放层整个结构包裹起来，从而避免后续形成的第二空腔与外部连通，以致破坏与第二空腔连通的第一空腔的气密性；另外，阻挡层将整个释放层结构包裹起来，还可以增加第一空腔结构的抗压性，从而提高第一空腔结构的可靠性，避免造成第一空腔功能区失效，提高了产品的成品率以及避免产品报废。
[0026]进一步地，在去除释放层后，形成覆盖释放孔的保护层，以便于形成密封的第一空腔，进而保证第一空腔的气密性和防水性，提高了第一空腔结构的可靠性。
[0027]进一步地，通过在阻挡层上形成保护层，以保护封盖层的结构强度，增强第一空腔的抗压性，从而提高封盖层的承压能力，避免封盖层受压迫造成破损以致破坏第一空腔结构，以进一步提高第一空腔的气密性和防水性能；另外，保护层还可以将阻挡层覆盖，从而加强第一空腔结构的密封性，避免第一空腔与外部空气连通。
附图说明
[0028]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1示出了本专利技术实施例提供的一种半导体器件的俯视图；
[0030]图2为图1所示沿A
‑
A的一种半导体器件的剖面结构示意图；
[0031]图3为本专利技术另一实施例提供的一种半导体器件的剖面结构示意图；
[0032]图4至图11示出了本专利技术实施例中形成的半导体器件的制作方法不同步骤对应的结构示意图。
[0033]附图标记说明：
[0034]1、衬底；2、阻挡层；21、封盖层；22、支撑层；23、沟槽；3、第一空腔；4、第二空腔；5、释放通道；6、释放孔；7、保护层；8、释放层。
具体实施方式
[0035]目前高洁净度空腔的形成工艺主要依靠干膜或键合工艺，抑或两者结合的工艺，而干膜材料及键合材料较为昂贵，且制作工艺相较其他空腔工艺更加复杂，其成本也会大幅增加。
[0036]以下结合附图和具体实施例对本专利技术的半导体器件及其制作方法作进一步详细说明。根据下面的说明和附图，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，所述衬底包括功能区；设置于所述衬底上的阻挡层，所述阻挡层与所述衬底围成第一空腔和第二空腔，所述第一空腔暴露至少部分所述功能区，所述第二空腔位于所述第一空腔外围，所述阻挡层设有连通所述第一空腔和所述第二空腔的释放通道；所述阻挡层上开设有释放孔，所述释放孔位于所述第二空腔范围内，且所述释放孔与所述第二空腔连通。2.根据权利要求1所述的半导体器件，其特征在于，所述释放通道围成封闭的环形，位于所述第一空腔和所述第二空腔之间的所述阻挡层临近于所述衬底的表面被暴露于所述释放通道中；或者，所述释放通道数量为至少一个，位于所述第一空腔和所述第二空腔之间的部分所述阻挡层临近于所述衬底的表面被暴露于所述释放通道中。3.根据权利要求1所述的半导体器件，其特征在于，所述释放通道尺寸大于1um；所述释放孔数量为至少两个，释放孔深宽比大于3：1。4.根据权利要求1所述的半导体器件，其特征在于，所述第二空腔环绕于所述第一空腔的部分或全部外围。5.根据权利要求1所述的半导体器件，其特征在于，所述阻挡层上设有保护层，所述保护层覆盖所述释放孔。6.根据权利要求5所述的半导体器件，其特征在于，所述保护层位于所述阻挡层的上表面；或者，所述保护层位于所述阻挡层上表面及其外围侧壁。7.根据权利要求1所述的半导体器件，其特征在于，所述阻挡层包括封盖层和支撑层，所述支撑层设置于所述衬底上，所述支撑层具有第一开口和第二开口，所述第一开口贯穿所述支撑层以暴露至少部分功能区，所述第二开口自所述支撑层临近于所述封盖层的一面至少延伸至所述支撑层的部分厚度，所述第二开口位于所述第一开口外围，所述封盖层设置于所述支撑层上以覆盖所述第一开口围成第一空腔、覆盖所述第二开口围成第二空腔。8.根据权利要求7所述的半导体器件，其特征在于，所述封盖层和所述支撑层为一体结构，材料相同。9.一种半导体器件制作方法，其特征在于，包括：提供衬底，所述衬底包括功能区；在所述衬底上形成释放层；形成沟槽，所述沟槽贯穿部分所述释放层或伸至所述释放层的部分深度，所述沟槽环绕于所述功能区外围，使得所述沟槽内围的释放层与所述沟槽外围的释放层至少部分连通；形成阻挡层，所述阻挡层填充所述沟槽并覆盖所述释放层的外表面；在所述沟槽外围的所述阻挡层上形成释放孔，所述释放孔暴露部分所述释放层；去除所述释放层，位于所述沟槽内的阻挡层内围形成第一空腔，位于所述沟槽内的阻挡层外围形成第二空腔，隔离所述第一空腔和所述第二空腔的阻挡层形成释放通道，所述释放通道连通所述第一空腔和所述第二空腔。10.根据权利要求9所述的半导体器件制作方法，其特征在于，所述沟槽延伸至所述释
放层的部分深度，形成所述沟槽的方法包括：刻蚀所述释放层，形成环绕于所述功能区外围的沟槽，所述沟槽延伸至所述释放层的部分深度。11.根据权利要求10所述的半导体器件制作方法，其特征在于，所述沟...

【专利技术属性】
技术研发人员：王金丽，向阳辉，刘孟彬，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：