芯片的封装方法及芯片模组技术

本发明专利技术公开了一种芯片的封装方法及芯片模组，芯片模组包括基板、芯片以及设于基板与芯片之间的导电胶条，基板上设有多个第一焊盘，芯片上设有多个第二焊盘，导电胶条用于将第二焊盘与第二焊盘各自对应的第一焊盘导电连接，导电胶条包括多层导电层和多层绝缘层，导电层和绝缘层沿第一焊盘的排列方向交替层叠，一层导电层最多对应一个第一焊盘和一个第二焊盘，一个第一焊盘和一个第二焊盘至少对应一层导电层。通过导电胶条将基板上的第一焊盘与芯片上的第二焊盘导电连接，无需采用金线一根一根的将基板上的第一焊盘与芯片上的第二焊盘电性连接，减少了制造时间以及成本，而且导电胶条本身具有柔性，弯折下不会疲劳断裂。弯折下不会疲劳断裂。弯折下不会疲劳断裂。

【技术实现步骤摘要】
芯片的封装方法及芯片模组


[0001]本专利技术涉及芯片封装
，特别是涉及一种芯片的封装方法及芯片模组。

技术介绍

[0002]传统半导体采用塑料封装、陶瓷封装以及金属封装，这些封装方法均属于刚性封装无法具备柔性，制约了电子产品的形态。一般柔性芯片的封装工艺，芯片通过固晶胶(DAF，dieattachfilm，晶片黏结薄膜)正面粘接在基板上，通过金线互连，将芯片焊点与基板焊点连接。目前柔性电子技术的发展采用晶圆减薄与柔性基板粘接，用金线互连的方式实现了半导体芯片在一定曲率半径下稳定工作的工艺技术。但面对实际使用环境下，由于细金线材料本身容易在弯折下疲劳断裂，单从金线本身材料方面很难突破这样的技术问题。因此该工艺产品的稳定性可靠性存在一定问题。而且采用金线互连的工艺比较繁琐，需先将柔性芯片粘接在基板上，然后在通过金线一根一根的将柔性芯片上的焊盘与基板上的焊盘电性连接，增加制造时间以及成本。

技术实现思路

[0003]为了克服现有技术中存在的缺点和不足，本专利技术的目的在于提供一种芯片的封装方法及芯片模组，以解决现有技术中的一种或多种技术问题。
[0004]本专利技术的目的通过下述技术方案实现：
[0005]本专利技术提供一种芯片模组，包括基板、芯片以及导电胶条，所述导电胶条设于所述基板与所述芯片之间，所述基板上设有多个第一焊盘，所述芯片上设有与所述第一焊盘对应的多个第二焊盘，所述导电胶条用于将所述第二焊盘与所述第二焊盘各自对应的所述第一焊盘导电连接，所述导电胶条包括多层导电层和多层绝缘层，所述导电层和所述绝缘层沿所述第一焊盘的排列方向交替层叠，一层所述导电层最多对应一个所述第一焊盘和一个所述第二焊盘，一个所述第一焊盘和一个所述第二焊盘至少对应一层所述导电层。
[0006]进一步地，一层所述导电层与一层所述绝缘层的厚度之和小于或等于相邻两个所述第一焊盘之间的间距，相邻两个所述第二焊盘之间的间距与相邻两个所述第一焊盘之间的间距相同。
[0007]进一步地，一层所述导电层与一层所述绝缘层的厚度之和小于或等于所述第一焊盘的宽度，一层所述导电层与一层所述绝缘层的厚度之和小于或等于所述第二焊盘的宽度。
[0008]进一步地，一层所述导电层与一层所述绝缘层的厚度之和为0～10μm。
[0009]进一步地，所述基板上设有多个第一焊接区，所述芯片上与所述第一焊接区对应的多个第二焊接区，每个所述导电胶条对应一个所述第一焊接区和一个所述第二焊接区，所述第一焊接区内设有多个所述第一焊盘，所述第二焊接区内设有多个所述第二焊盘。
[0010]进一步地，所述第一焊接区、所述第二焊接区以及所述导电胶条的数量均为两个，两个所述导电胶条之间设有绝缘连接条，两个所述导电胶条通过所述绝缘连接条连接。
[0011]所述导电胶条相对两侧设有绝缘条，所述绝缘条沿所述导电胶条长度方向延伸。
[0012]本专利技术中一种芯片的封装方法，包括：
[0013]提供基板和导电胶条，将所述导电胶条贴附至所述基板上并与所述基板上的第一焊盘导电接触，所述导电胶条包括多层导电层和多层绝缘层，所述导电层和所述绝缘层沿所述第一焊盘的排列方向交替层叠，一层所述导电层最多对应一个所述第一焊盘和一个所述第二焊盘，一个所述第一焊盘和一个所述第二焊盘至少对应一层所述导电层；
[0014]提供芯片，将所述芯片粘接在所述导电胶条远离所述基板的一侧，所述芯片上的第二焊盘与所述第一焊盘对应并通过所述导电胶条导电接触。
[0015]进一步地，将所述芯片粘接在所述导电胶条远离所述基板的一侧之前，还包括在所述芯片的第二焊盘上植金球。
[0016]进一步地，一层所述导电层与一层所述绝缘层的厚度之和小于或等于相邻两个所述第一焊盘之间的间距，相邻两个所述第二焊盘之间的间距与相邻两个所述第一焊盘之间的间距相同。
[0017]本专利技术有益效果在于：芯片模组包括基板、芯片以及导电胶条，导电胶条设于基板与芯片之间，基板上设有多个第一焊盘，芯片上设有与第一焊盘对应的多个第二焊盘，导电胶条用于将第二焊盘与第二焊盘各自对应的第一焊盘导电连接，导电胶条包括多层导电层和多层绝缘层，导电层和绝缘层沿第一焊盘的排列方向交替层叠，一层导电层最多对应一个第一焊盘和一个第二焊盘，一个第一焊盘和一个第二焊盘至少对应一层导电层。通过导电层和绝缘层交替层叠形成的导电胶条将基板上的第一焊盘与芯片上的第二焊盘导电连接，无需采用金线一根一根的将基板上的第一焊盘与芯片上的第二焊盘电性连接，减少了制造时间以及成本，而且导电胶条本身具有柔性，弯折下不会疲劳断裂。
附图说明
[0018]图1是本专利技术中芯片模组的立体结构示意图；
[0019]图2是本专利技术中芯片模组的截面结构示意图；
[0020]图3是本专利技术中基板的俯视结构示意图；
[0021]图4是本专利技术中基板与导电胶条的俯视结构示意图；
[0022]图5是本专利技术中导电胶条的立体结构示意图；
[0023]图6是本专利技术中导电胶条与绝缘条的立体结构示意图；
[0024]图7是本专利技术中芯片的封装方法的流程框图。
具体实施方式
[0025]为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本专利技术提出的芯片的封装方法及芯片模组的具体实施方式、结构、特征及其功效，详细说明如下：
[0026]图1是本专利技术中芯片模组的立体结构示意图，图2是本专利技术中芯片模组的截面结构示意图，图3是本专利技术中基板的俯视结构示意图，图4是本专利技术中基板与导电胶条的俯视结构示意图，图5是本专利技术其中一实施例中导电胶条的立体结构示意图，图6是本专利技术其中另一实施例中导电胶条的立体结构示意图。
[0027]如图1至图6所示，本专利技术提供的一种芯片模组，包括基板10、芯片20以及导电胶条30，导电胶条30设于基板10与芯片20之间，基板10上设有多个第一焊盘11，芯片20上设有与第一焊盘11对应的多个第二焊盘，第一焊盘11和第二焊盘一一对应。导电胶条30用于将第二焊盘与第二焊盘各自对应的第一焊盘11导电连接，导电胶条30包括多层导电层31和多层绝缘层32，导电层31和绝缘层32沿第一焊盘11的排列方向交替层叠，一层导电层31最多对应一个第一焊盘11和一个第二焊盘，一个第一焊盘11和一个第二焊盘至少对应一层导电层31。避免相邻两个焊盘之间短路，同时也可避免第一焊盘11和第二焊盘没有导电连接。当然，也有可能有的导电层31位于相邻两个第一焊盘11之间，没有连接第一焊盘11和第二焊盘。
[0028]其中，基板10采用柔性基板，柔性基板是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高度可靠性，绝佳的可挠性印刷电路板，简称软板或FPC，具有配线密度高、重量轻、厚度薄的特点。芯片20的厚度为50μm以下，优选为15μm～25μm，此厚度下的芯片20在一定曲率半径下具有柔性可弯折的特性。导电层31的电阻率≤6Ω
·
㎝
，绝缘层32的电阻率本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片模组，其特征在于，包括基板(10)、芯片(20)以及导电胶条(30)，所述导电胶条(30)设于所述基板(10)与所述芯片(20)之间，所述基板(10)上设有多个第一焊盘(11)，所述芯片(20)上设有与所述第一焊盘(11)对应的多个第二焊盘，所述导电胶条(30)用于将所述第二焊盘与所述第二焊盘各自对应的所述第一焊盘(11)导电连接，所述导电胶条(30)包括多层导电层(31)和多层绝缘层(32)，所述导电层(31)和所述绝缘层(32)沿所述第一焊盘(11)的排列方向交替层叠，一层所述导电层(31)最多对应一个所述第一焊盘(11)和一个所述第二焊盘，一个所述第一焊盘(11)和一个所述第二焊盘至少对应一层所述导电层(31)。2.根据权利要求1所述的芯片模组，其特征在于，一层所述导电层(31)与一层所述绝缘层(32)的厚度之和小于或等于相邻两个所述第一焊盘(11)之间的间距，相邻两个所述第二焊盘之间的间距与相邻两个所述第一焊盘(11)之间的间距相同。3.根据权利要求2所述的芯片模组，其特征在于，一层所述导电层(31)与一层所述绝缘层(32)的厚度之和小于或等于所述第一焊盘(11)的宽度，一层所述导电层(31)与一层所述绝缘层(32)的厚度之和小于或等于所述第二焊盘的宽度。4.根据权利要求3所述的芯片模组，其特征在于，一层所述导电层(31)与一层所述绝缘层(32)的厚度之和为0～10μm。5.根据权利要求1所述的芯片模组，其特征在于，所述基板(10)上设有多个第一焊接区(101)，所述芯片(20)上与所述第一焊接区(101)对应的多个第二焊接区，每个所述导电胶条(30)对应一个所述第一焊接区(101)和一个所述第二焊接区，所述第一焊接区(101)内设有多个所述第一焊盘(...

【专利技术属性】
技术研发人员：葛沈浩，
申请(专利权)人：钱塘科技创新中心，
类型：发明
国别省市：