一种半导体器件及其制备方法和存储器件技术

本发明专利技术公开了一种半导体器件及其制备方法，提供形成有导电结构的半导体衬底，半导体衬底上；在导电结构的上方制备与导电结构连接的插塞；在形成了插塞的半导体衬底表面形成浸润层，浸润层为金属间化合物，金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素；在浸润层的上方形成包含金属线元素的上金属层；对浸润层和上金属层进行图形化处理，得到连接导电结构的互连线。通过本发明专利技术能够形成厚薄均匀的浸润层和上金属层，进而提高了像电迁移、应力迁移等可靠度，保证了半导体产品质量。半导体产品质量。半导体产品质量。

【技术实现步骤摘要】
一种半导体器件及其制备方法和存储器件


[0001]本专利技术属于半导体领域，尤其涉及一种半导体器件制备方法及半导体器件和存储器件。

技术介绍

[0002]根据半导体器件的种类和制备工艺，有多种多样的金属化结构。存储器件，(例如DRAM)，Al或Cu的金属化结构被用作输电线的连接，需要严格控制各个工艺的工序窗。一般来讲，Al的金属化结构由浸润层(wetting layer)、Al或者铝合金以及覆盖层构成。考虑到氧化物的介电性和附着力,Al的金属化结构中，浸润层一般使用Ti膜。在后续的Al元素的晶粒生长过程中，由于浸润层的Ti元素和Al元素之间难以控制的反应会产生TiAlx化合物，继而导致高阻力和金属化结构的厚薄不均匀。为了解决这些问题，现有技术是通过降低晶粒生长的温度来应对，其结果会导致像电迁移、应力迁移等可靠度问题的劣化。

技术实现思路

[0003]针对现有技术存在的问题，本专利技术实施例提供了一种半导体器件及其制备方法和存储器件，以形成半导体器件厚薄均匀的浸润层和上金属层，以优化半导体器件在电迁移、应力迁移等方面的可靠度问题。
[0004]第一方面，本专利技术实施例提供一种半导体器件制备方法，包括：
[0005]提供半导体衬底，所述半导体衬底上形成有导电结构；
[0006]在所述导电结构的上方制备与所述导电结构连接的插塞；
[0007]在形成了所述插塞的半导体衬底表面形成浸润层，所述浸润层为金属间化合物，所述金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素；
[0008]在所述浸润层的上方形成包含所述金属线元素的上金属层；
[0009]对所述浸润层和所述上金属层进行图形化处理，得到连接所述导电结构的互连线。
[0010]可选地，所述金属线元素为铝或铝合金。
[0011]可选地，所述金属间化合物为TiAlCu,TaAlCu,CrAlCu或者NiAlCu。
[0012]可选地，所述浸润层的厚度低于100nm。
[0013]可选地，所述在所述金属间化合物层的上方形成包含所述金属线元素的上金属层，包括：
[0014]在350～500℃的沉积条件下形成所述上金属层。
[0015]可选地，所述在所述浸润层的上方形成包含所述金属线元素的上金属层，包括：
[0016]在常温下形成所述上金属层；
[0017]通过500～600℃退火处理沉积的所述上金属层。
[0018]可选地，在所述对所述浸润层和所述上金属层进行图形化处理之前，还包括：
[0019]在所述上金属层的上方形成覆盖层。
[0020]可选地，所述覆盖层具体为：
[0021]TiN层，或者
[0022]TiN和Ti形成的复合层。
[0023]可选地，在所述导电结构的上方制备与所述导电结构连接的插塞，包括：
[0024]在所述导电结构的上方形成接触孔；
[0025]在所述接触孔内形成所述插塞。
[0026]可选地，在所述接触孔内形成所述插塞，包括：
[0027]利用PVD、CVD或者ALD工艺在所述接触孔内，沉积形成阻挡层；
[0028]利用PVD、CVD、ALD或者电镀工艺，在沉积了所述阻挡层的接触孔内形成所述插塞。
[0029]第二方面，本专利技术实施例提供一种半导体器件，包括：
[0030]半导体衬底；
[0031]导电结构，位于所述半导体衬底的上方；
[0032]插塞，位于所述导电结构的上方，且与所述导电结构连接；
[0033]互连线，包含图形化后的浸润层和图形化后的上金属层，所述浸润层位于形成了所述插塞的半导体衬底表面，所述上金属层位于所述浸润层的上方，所述浸润层为金属间化合物，所述金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素。
[0034]可选地，所述金属线元素为Al或铝合金。
[0035]可选地，所述金属间化合物为TiAlCu,TaAlCu,CrAlCu或者NiAlCu。
[0036]第三方面，本专利技术实施例提供一种存储器件，包括第二方面中任一所述的半导体器件。
[0037]本专利技术实施例提供的半导体器件及其制备方法和存储器件，提供形成有导电结构的半导体衬底，半导体衬底上；在导电结构的上方制备与导电结构连接的插塞；在形成了插塞的半导体衬底表面形成浸润层，浸润层为金属间化合物，金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素；在浸润层的上方形成包含金属线元素的上金属层；对浸润层和上金属层进行图形化处理，得到连接导电结构的互连线。由于采用含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素共同组成的金属间化合物形成浸润层，避免了在形成上金属层时，浸润层中抗电迁移的金属元素与上金属层中的金属线元素发生反应，从而抑制了浸润层与上金属层的接触位置形成过度的金属间化合物，从而保证了形成上金属层时充分进行晶粒生长，以形成厚薄均匀的浸润层和上金属层，进而优化了像电迁移、应力迁移等可靠度指标，保证了半导体产品质量。
附图说明
[0038]图1～图9为本专利技术实施例提供的半导体器件的制备方法示意图。
具体实施方式
[0039]为了解决现有技术中浸润层的Ti元素与晶粒生长时的Al元素之间难以控制的反应会产生TiAlx化合物，继而导致的高阻力和金属化结构的厚薄不均匀的问题，本专利技术提供了一种半导体器件及其制备方法和存储器件。
[0040]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0041]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0042]在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
[0043]下面通过附图及具体实施例对本专利技术的技术方案做进一步的详细说明。...

【技术保护点】

【技术特征摘要】
1.一种半导体器件制备方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有导电结构；在所述导电结构的上方制备与所述导电结构连接的插塞；在形成了所述插塞的半导体衬底表面形成浸润层，所述浸润层为金属间化合物，所述金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素；在所述浸润层的上方形成包含所述金属线元素的上金属层；对所述浸润层和所述上金属层进行图形化处理，得到连接所述导电结构的互连线。2.如权利要求1所述的方法，其特征在于，所述金属线元素为铝或铝合金。3.如权利要求2所述的方法，其特征在于，所述金属间化合物为TiAlCu,TaAlCu,CrAlCu或者NiAlCu。4.如权利要求1
‑
3中任一所述的方法，其特征在于，所述浸润层的厚度低于100nm。5.如权利要求1所述的方法，其特征在于，所述在所述金属间化合物层的上方形成包含所述金属线元素的上金属层，包括：在350～500℃的沉积条件下形成所述上金属层。6.如权利要求1所述的方法，其特征在于，所述在所述浸润层的上方形成包含所述金属线元素的上金属层，包括：在常温下形成所述上金属层；通过500～600℃退火处理沉积的所述上金属层。7.如权利要求1所述的方法，其特征在于，在所述对所述浸润层和所述上金属层进行图形化处理之前，还包括：在所述上金属层的上方形成覆盖层。...

【专利技术属性】
技术研发人员：金玄永，郭挑远，徐康元，高建峰，白国斌，杨涛，李俊峰，王文武，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：