一种栅极自举开关电路及其控制方法技术

本发明专利技术公开了一种栅极自举开关电路及其控制方法，所述栅极自举开关电路包括电压控制模块和采样开关，电压控制模块用于在保持阶段中根据第一参考电压和第二参考电压存储电能，在采样阶段中根据存储的电能控制采样开关的栅源电压为预设恒定电压；采样开关用于在采样阶段中将信号输入端输入的连续信号采样为离散信号，并通过信号输出端输出；本发明专利技术通过将电压控制模块连接的电源电压用已知的参考电压来代替，进而控制采样开关的栅源电压为预设恒定电压，以达到简化电路结构，缩小开关尺寸来提高采样速度的效果。来提高采样速度的效果。来提高采样速度的效果。

【技术实现步骤摘要】
一种栅极自举开关电路及其控制方法


[0001]本专利技术涉及模拟集成电路
，特别涉及一种栅极自举开关电路及其控制方法。

技术介绍

[0002]数字信号具有抗干扰能力强、易于集成、功耗小、成本低等优势，因此越来越多的模拟信号处理逐渐被数字信号技术取代。而在自然界的光、热、声、电、磁等信号都是模拟信号，为将模拟信号转换为数字信号则需要采用模数转换器。模数转换器中通过控制开关的闭合和断开从而实现对输入信号的采样和保持，为了满足对模拟信号高线性度采样的要求，通常需要用到栅极自举开关电路。
[0003]现有的栅极自举开关电路如图1所示，当时钟周期为Φ1状态，也即图中的Φ为高电平状态时，电容C1被充电至电源电压Vdd，主开关M1处于截止状态；当时钟周期为Φ2状态，也即图中Φ为低电平状态时，C1跨接在主开关M1的栅源两端，此时主开关处于导通状态。
[0004]在采样周期，PMOS管M6的源极电压在输入电压比较高时会超过电源电压Vdd，所以衬底需要连接不同的地方；且在开关瞬间，这个PMOS管的栅源电压会比较高，存在击穿风险，那么该PMOS管需要采用更高耐压的器件，对应的需要串联两个NMOS管即M7和M8，由此增加了电路的复杂性；若通过降低电压的方式避免PMOS管的击穿风险，则需要增加电容，那么该栅极自举开关电路的面积会较大且采样速度降低。
[0005]因而现有技术还有待改进和提高。

技术实现思路

[0006]鉴于上述现有技术的不足之处，本专利技术的目的在于提供一种栅极自举开关电路及其控制方法，能够有效解决在采样周期内因避免PMOS管有击穿风险而导致的栅极自举电路结构复杂且采样速度降低的问题。
[0007]为了达到上述目的，本专利技术采取了以下技术方案：
[0008]一种栅极自举开关电路，包括电压控制模块和采样开关；所述电压控制模块分别与所述采样开关的漏极和所述开关控制模块连接；所述采样开关的源极连接信号输出端，所述采样开关的漏极与信号输入端连接；
[0009]所述电压控制模块用于在保持阶段中根据第一参考电压和第二参考电压存储电能，在采样阶段中控制所述采样开关的栅源电压为预设恒定电压；所述采样开关用于在采样阶段中将信号输入端输入的连续信号采样为离散信号，并通过信号输出端输出。
[0010]所述的栅极自举开关电路，还包括衬底偏置模块，所述衬底偏置模块与所述信号输入端、所述采样开关的衬底和地端连接；
[0011]所述衬底偏置模块用于控制所述采样开关的源极和衬底为相同电平。
[0012]所述的栅极自举开关电路中，所述电压控制模块包括电压控制单元、切换单元和
开关控制单元；所述电压控制单元分别与所述开关控制单元和所述切换单元连接，所述切换单元与所述采样开关的漏极连接，所述开关控制单元与所述采样开关的栅极连接；
[0013]所述切换单元用于在保持阶段中控制所述电压控制单元与所述采样开关断开连接，在采样阶段中控制所述电压控制单元与所述采样开关连接；
[0014]所述电压控制单元用于在保持阶段中根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中控制所述栅源电压为预设恒定电压；
[0015]所述开关控制单元用于在保持阶段中控制所述采样开关截止，在采样阶段中控制所述采样开关导通。
[0016]所述的栅极自举开关电路中，所述电压控制单元包括电压输入控制子单元和存储子单元；所述电压输入控制子单元与所述存储子单元连接，所述存储子单元分别与所述切换单元和所述开关控制单元连接；
[0017]所述电压输入控制子单元用于在保持阶段中控制所述第一参考电压和所述第二参考电压输入至所述存储子单元；
[0018]所述存储子单元用于在保持阶段中根据所述第一参考电压和所述第二参考电压进入充电状态，在采样阶段中进入放电状态控制所述栅源电压为预设恒定电压
[0019]所述的栅极自举开关电路中，所述电压输入控制子单元包括第一MOS管和第二MOS管；所述第一MOS管的源极与第一参考电压输入端连接，所述第一MOS管的栅极与第一时钟信号输入端连接，所述第一MOS管的漏极与所述存储子单元和所述开关控制单元连接，所述第二MOS管的源极与所述存储子单元连接，所述第二MOS管的漏极与第二参考电压输入端连接，所述第二MOS管的栅极与第一时钟信号输入端连接。
[0020]所述的栅极自举开关电路中，所述存储子单元包括自举电容，所述自举电容的一端连接所述第一MOS管的漏极和所述开关控制单元，所述自举电容的另一端连接所述第二MOS管的源极和所述采样开关的漏极。
[0021]所述的栅极自举开关电路中，所述开关单元包括第一开关，所述第一开关的第1脚分别与所述自举电容的另一端和所述第二MOS管的源极连接，所述第一开关的第2脚与所述采样开关的漏极连接，所述第一开关的第3脚与第二时钟信号输入端连接，所述第一开关的第4脚接地。
[0022]所述的栅极自举开关电路中，所述开关控制单元包括第三MOS管和第四MOS管；所述第三MOS管的源极与所述自举电容的一端和所述第一MOS管的漏极连接，所述第三MOS管的漏极分别与所述第四MOS管的漏极和所述采样开关的栅极连接，所述第三MOS管的栅极与第二时钟信号输入端连接，所述第四MOS管的源极接地，所述第四MOS管的栅极与第一时钟信号输入端连接。
[0023]所述的栅极自举开关电路中，所述衬底偏置模块包括第二开关和第五MOS管，所述第二开关的第1脚与信号输入端连接，所述第二开关的第2脚分别与所述采样开关的衬底和所述第五MOS管的漏极连接，所述第二开关的第3脚与第二时钟信号输入端连接，所述第二开关的第4脚接地，所述第五MOS管的源极接地，所述第五MOS管的栅极与第一时钟信号输入端连接。
[0024]所述的栅极自举开关电路中，所述第一MOS管为P沟道MOS管，所述第二MOS管为N沟道MOS管。
[0025]所述的栅极自举开关电路中，所述第三MOS管为P沟道MOS管，所述第四MOS管为N沟道MOS管。
[0026]所述的栅极自举开关电路中，所述第五MOS管为N沟道MOS管。
[0027]所述的栅极自举开关电路中，所述预设恒定电压为1V。
[0028]一种栅极自举开关电路的控制方法，所述控制方法应用于上述的栅极自举开关电路，包括如下步骤：
[0029]基于所述电压控制模块在保持阶段中获取所述第一参考电压和所述第二参考电压，并根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中根据存储的电能控制所述采样开关的栅源电压为预设恒定电压；
[0030]基于所述采样开关在采样阶段中将信号输入端输入的连续信号采样为离散信号，并通过信号输出端输出。
[0031]所述的控制方法中，所述电压控制模块包括电压控制单元、开关控制单元和切换单元，所述基于电压控制模块在保持阶段中获取所述第一参考电压和所述第二参考电压，并根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中根据存储的电能控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极自举开关电路，其特征在于，包括电压控制模块和采样开关；所述电压控制模块分别与所述采样开关的漏极和所述采样开关的栅极连接；所述采样开关的源极连接信号输出端，所述采样开关的漏极与信号输入端连接；所述电压控制模块用于在保持阶段中根据第一参考电压和第二参考电压存储电能，在采样阶段中根据存储的电能控制所述采样开关的栅源电压为预设恒定电压；所述采样开关用于在采样阶段中将信号输入端输入的连续信号采样为离散信号，并通过信号输出端输出。2.根据权利要求1所述的栅极自举开关电路，其特征在于，还包括衬底偏置模块，所述衬底偏置模块与所述信号输入端、所述采样开关的衬底和地端连接；所述衬底偏置模块用于控制所述采样开关的源极和衬底为相同电平。3.根据权利要求1所述的栅极自举开关电路，其特征在于，所述电压控制模块包括电压控制单元、切换单元和开关控制单元；所述电压控制单元分别与所述开关控制单元和所述切换单元连接，所述切换单元与所述采样开关的漏极连接，所述开关控制单元与所述采样开关的栅极连接；所述切换单元用于在保持阶段中控制所述电压控制单元与所述采样开关断开连接，在采样阶段中控制所述电压控制单元与所述采样开关连接；所述电压控制单元用于在保持阶段中根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中控制所述栅源电压为预设恒定电压；所述开关控制单元用于在保持阶段中控制所述采样开关截止，在采样阶段中控制所述采样开关导通。4.根据权利要求3所述的栅极自举开关电路，其特征在于，所述电压控制单元包括电压输入控制子单元和存储子单元；所述电压输入控制子单元与所述存储子单元连接，所述存储子单元分别与所述切换单元和所述开关控制单元连接；所述电压输入控制子单元用于在保持阶段中控制所述第一参考电压和所述第二参考电压输入至所述存储子单元；所述存储子单元用于在保持阶段中根据所述第一参考电压和所述第二参考电压进入充电状态，在采样阶段中进入放电状态控制所述栅源电压为预设恒定电压。5.根据权利要求4所述的栅极自举开关电路，其特征在于，所述电压输入控制子单元包括第一MOS管和第二MOS管；所述第一MOS管的源极与第一参考电压输入端连接，所述第一MOS管的栅极与第一时钟信号输入端连接，所述第一MOS管的漏极与所述存储子单元和所述开关控制单元连接，所述第二MOS管的源极与所述存储子单元连接，所述第二MOS管的漏极与第二参考电压输入端连接，所述第二MOS管的栅极与第一时钟信号输入端连接。6.根据权利要求5所述的栅极自举开关电路，其特征在于，所述存储子单元包括自举电容，所述自举电容的一端连接所述第一MOS管的漏极和所述开关控制单元，所述自举电容的另一端连接所述第二MOS管的源极和所述采样开关的漏极。7.根据权利要求6所述的栅极自举开关电路，其特征在于，所述切换单元包括第一开关，所述第一开关的第1引脚分别与所述自举电容的另一端和所述第二MOS管的源极连接，所述第一开关的第2引脚与所述采样开关的漏极连接，所述第一开关的第3引脚与第二时钟信号输入端连接，所述第一开关的第4引脚接地。8.根据权利要求6所述的栅极自举开关电路，其特征在于，所述开关控制单元包括第三
MOS管和第四MOS管...

【专利技术属性】
技术研发人员：陈磊，
申请(专利权)人：TCL科技集团股份有限公司，
类型：发明
国别省市：