一种FinFET结构及其形成方法技术

本发明专利技术涉及半导体技术领域，具体公开了一种鳍片蚀刻均匀化且可改善鳍蚀刻负载的FinFET结构形成方法，包括S1：在硅衬底上进行阱区离子注入；S2：在硅衬底上依次外延生长形成阻挡层和Si外延层；S3：在Si外延层上形成硬掩模层；S4：以硬掩模层为掩模在Si外延层上进行鳍蚀刻，形成多个鳍片，相邻鳍片之间具有鳍凹槽，鳍蚀刻至阻挡层的表面后减缓蚀刻速率或停止蚀刻；S5：在鳍蚀刻后裸露的阻挡层以及鳍凹槽上形成填充层。本发明专利技术还公开了一种由上述形成方法获得的FinFET结构。上述FinFET结构及其形成方法通过在硅衬底上设置阻挡层，使得鳍蚀刻均匀的在阻挡层上停止，从而获得了具有蚀刻阻挡层的均匀鳍片结构。刻阻挡层的均匀鳍片结构。刻阻挡层的均匀鳍片结构。

【技术实现步骤摘要】
一种FinFET结构及其形成方法


[0001]本专利技术涉及半导体
，特别是涉及一种改善鳍蚀刻负载的FinFET结构及其形成方法。

技术介绍

[0002]鳍式场效应晶体管(Fin Field
‑
Effect Transistor，简称FinFET)是一种互补式金氧半导体晶体管，在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开，以改善电路控制并减少漏电流，缩短晶体管的闸长。其中，鳍蚀刻是FinFET工艺中的关键步骤，决定了FinFET品质的优劣。
[0003]随着FinFET的半导体器件尺寸逐渐减少，维持整个衬底中鳍片底部结构保持一致的宽度、深度或横截面将面临更高的挑战。具体地，当鳍片的结构之间的间距不一致时，受图案密度的影响，其负载效应变成更明显的问题。作为示例，FinFET的半导体器件中，其鳍结构的密度分布存在不一致，存在鳍片稀疏区域和密集区域。在鳍片的密集区域中，因为刻蚀负载较小，蚀刻速率大，刻蚀深度比较深；反之，在鳍片的稀疏区域中，因为刻蚀负载较大，蚀刻速率慢，刻蚀深度比较浅。换而言之，在相同的刻蚀条件下，因为芯片表面不同区域鳍片密度不一致，容易出现鳍片刻蚀深度不一，导致鳍片的结构形态均一性较差，严重影响器件的性能。

技术实现思路

[0004]基于此，有必要针对鳍片均匀性较差以及鳍片形态结构受鳍蚀刻负载影响较大的技术问题，提供一种鳍片蚀刻均匀化且可改善鳍蚀刻负载的FinFET结构及其形成方法。
[0005]一种FinFET结构，该FinFET结构包括硅衬底，设于所述硅衬底顶面用于减缓或阻止蚀刻的阻挡层以及形成于所述阻挡层且间隔设置的多个鳍片，所述阻挡层的表面与相邻两个所述鳍片的壁面围成鳍凹槽，所述阻挡层表面及所述鳍凹槽内设有填充层。
[0006]在其中一个实施例中，各所述鳍凹槽的底部的高度差值介于0～5nm之间。
[0007]在其中一个实施例中，所述鳍凹槽的底部呈圆弧状、平面状或折线状中的至少一种。
[0008]在其中一个实施例中，所述阻挡层与所述鳍片的蚀刻选择比不小于2。
[0009]在其中一个实施例中，所述阻挡层为锗硅化合物、硅碳化合物或III
‑
V化合物中的至少一种。
[0010]在其中一个实施例中，所述阻挡层为锗硅化合物Si
x
Ge
y
，x、y的值满足0<x<0.95，0.05≤y<1；优选地，所述x、y满足0.25<x<0.8，0.2≤y<0.75。
[0011]在其中一个实施例中，所述阻挡层的厚度为t，1nm≤t≤50nm。
[0012]本专利技术还公开了一种FinFET结构的形成方法，该形成方法包括以下步骤：
[0013]步骤S1：在硅衬底上进行阱区离子注入；
[0014]步骤S2：在所述硅衬底上依次外延生长形成用于减缓或阻止蚀刻的阻挡层和Si外
延层；
[0015]步骤S3：在所述Si外延层上形成硬掩模层；
[0016]步骤S4：以所述硬掩模层为掩模在所述Si外延层上进行鳍蚀刻，形成多个鳍片，相邻鳍片之间具有鳍凹槽，鳍蚀刻至所述阻挡层的表面后减缓蚀刻速率或停止蚀刻；
[0017]步骤S5：在鳍蚀刻后裸露的阻挡层以及所述鳍凹槽上形成填充层。
[0018]在其中一个实施例中，所述步骤S4中，鳍蚀刻采用含有氢基等离子、氯基等离子和氟基等离子体中至少一种的干法蚀刻。
[0019]在其中一个实施例中，所述填充层通过浅沟道隔离工艺设置于所述阻挡层及所述鳍凹槽内。
[0020]实施本专利技术的FinFET结构及其形成方法，通过在硅衬底上设置用于减缓或阻止蚀刻的阻挡层，可以阻挡鳍蚀刻的进一步侵蚀，从而使得鳍蚀刻均匀的在阻挡层上停止，这样一来，经鳍蚀刻形成的各鳍片的鳍凹槽底部均位于同一高度上，各鳍片形态结构相同，均匀性较好，削弱了鳍蚀刻负载对鳍片的临界尺寸、形状偏移倾斜或密度等产生的影响，改善了鳍蚀刻加工效果，进而提高了FinFET结构的稳定性及可靠性。
附图说明
[0021]图1为本专利技术的一个实施例中FinFET结构的示意图；
[0022]图2为本专利技术的一个实施例中FinFET结构的形成方法的流程图；
[0023]图3为本专利技术的FinFET结构在第一形成阶段的结构示意图；
[0024]图4为本专利技术的FinFET结构在第二形成阶段的结构示意图；
[0025]图5为本专利技术的FinFET结构在第三形成阶段的结构示意图；
[0026]图6为本专利技术的FinFET结构在第四形成阶段的结构示意图。
具体实施方式
[0027]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似改进，因此本专利技术不受下面公开的具体实施例的限制。
[0028]请参阅图1，本专利技术公开了一种鳍片蚀刻均匀化且可改善鳍蚀刻负载的FinFET结构，该FinFET结构包括硅衬底100，设于硅衬底100顶面用于减缓或阻止蚀刻的阻挡层200以及形成于阻挡层200且间隔设置的多个鳍片300，阻挡层200的表面与相邻两个鳍片300的壁面围成鳍凹槽400，各鳍凹槽400的底部的高度差值介于0～5nm之间，也就是说，阻挡层200的表面形成了鳍凹槽400的底部，各鳍片300的根部高度基本一致，以削弱或消除鳍凹槽400的底部位置的偏移问题，使得鳍片300的临界尺寸一致。即使在鳍片300设置密度发生变化的情况下，阻挡层200上各鳍凹槽400两侧鳍片300仍受力均匀，避免了因鳍片300受力不均造成的鳍片300偏移折弯问题的发生，鳍片300在鳍蚀刻负载的作用下不会产生倾斜、折弯或断裂脱落等问题。实际生产中，根据加工工艺及加工条件的不同，鳍凹槽400的底部呈圆弧状、平面状或折线状中的至少一种。阻挡层200表面及鳍凹槽400内设有填充层500，优选的，填充层500的材料为氧化硅。
[0029]需要说明的是，传统的FinFET结构在硅晶圆衬底上直接外延生长出硅外延层，并在该硅外延层上设置硬掩模以进行鳍蚀刻形成鳍片300，此种FinFET结构的成型过程中，在鳍蚀刻时间一定的情况下，易受鳍蚀刻负载影响进而在硅晶圆衬底蚀刻出凹凸不平的鳍凹槽底部，进而影响FinFET结构性能。本专利技术中在硅衬底100与硅外延层之间设置了阻挡层200，以阻止鳍蚀刻侵入硅衬底100，提升鳍片300质量。
[0030]一实施例中，阻挡层200与鳍片300的蚀刻选择比不小于2。具体的，当阻挡层200和鳍片300的蚀刻选择比满足大于或等于2时，有利于对鳍片300的形态进行设计调整，从而削弱鳍片300负载效应的影响，以保本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FinFET结构，其特征在于，包括硅衬底(100)，设于所述硅衬底(100)顶面用于减缓或阻止蚀刻的阻挡层(200)以及形成于所述阻挡层(200)且间隔设置的多个鳍片(300)，所述阻挡层(200)的表面与相邻两个所述鳍片(300)的壁面围成鳍凹槽(400)，所述阻挡层(200)表面及所述鳍凹槽(400)内设有填充层(500)。2.根据权利要求1所述的FinFET结构，其特征在于，各所述鳍凹槽(400)的底部的高度差值介于0～5nm之间。3.根据权利要求2所述的FinFET结构，其特征在于，所述鳍凹槽(400)的底部呈圆弧状、平面状或折线状中的至少一种。4.根据权利要求1所述的FinFET结构，其特征在于，所述阻挡层(200)与所述鳍片(300)的蚀刻选择比不小于2。5.根据权利要求1所述的FinFET结构，其特征在于，所述阻挡层(200)为锗硅化合物、硅碳化合物或III
‑
V化合物中的至少一种。6.根据权利要求5所述的FinFET结构，其特征在于，所述阻挡层(200)为锗硅化合物Si
x
Ge
y
，x、y的值满足0<x<0.95，0.05≤y<...

【专利技术属性】
技术研发人员：吴旭升，罗威扬，
申请(专利权)人：广州集成电路技术研究院有限公司，
类型：发明
国别省市：