SRAM及其制作方法技术

本发明专利技术提供一种SRAM及其制作方法，对应多晶硅层中的间隙的开口图形，经光阻层、SHB层和ODL层叠加而成的多层膜层结构传递到硬掩模层，多层膜层结构依次传递图形及尺寸，提高开口图形的解析度和保真度。实现间隙对应的开口图形的关键尺寸的精确控制，从而能对间隙的关键尺寸进行精确控制。以硬掩模层为掩膜干法刻蚀多晶硅层，在多晶硅层中形成间隙，得到栅极。多晶硅层图形规则，避免过多刻蚀形成较尖形状；而且以硬掩模层为掩膜干法刻蚀多晶硅层，有硬掩模层的保护以及多晶硅层图形规则的情况下，避免了STI经湿法刻蚀造成深度方向的凹陷。降低了SRAM的阈值电压波动范围以及失调电压，提高了良率。提高了良率。提高了良率。

【技术实现步骤摘要】
SRAM及其制作方法


[0001]本专利技术属于集成电路制造
，具体涉及一种SRAM及其制作方法。

技术介绍

[0002]随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值以每年超过30％的速度发展，静态随机存储器(SRAM)作为一种重要的存储器件被广泛应用于数字与通讯电路设计中。SRAM是逻辑电路中一种重要部件，其因为具有功耗小，读取速度高等优点而广泛应用于数据的存储。
[0003]一种SRAM包括若干晶体管，所述晶体管包括多晶硅栅极。在实际制作工艺中，形成的多晶硅栅极的图形解析度和保真度较差，多晶硅栅极沿长度方向的端部容易被过多刻蚀，形成比较尖的形状，导致SRAM的阈值电压波动较大，相应的失调电压较大，降低了SRAM的良率。

技术实现思路

[0004]本专利技术的目的在于提供一种SRAM及其制作方法，提高形成的多晶硅层图形的解析度和保真度，使最终的多晶硅层图形规则，避免过多刻蚀形成较尖形状；降低了SRAM的阈值电压波动范围，降低了失调电压，提高了SRAM的良率。
[0005]本专利技术提供一种SRAM的制作方法，包括：提供衬底，所述衬底包括依次排列的第一有源区、第二有源区、第三有源区和第四有源区；所述衬底上依次层叠形成有栅氧化层和多晶硅层；在所述多晶硅层上形成硬掩模层，所述硬掩模层包括间隔分布的条状图形；形成覆盖所述硬掩模层和所述多晶硅层的ODL层；在所述ODL层上依次形成SHB层和图案化的光阻层，所述图案化的光阻层具有多个开口；逐层刻蚀所述SHB层，所述ODL层和部分所述硬掩模层，将所述开口的图形传递，形成位于所述硬掩模层中的开口；以形成开口后的硬掩模层为掩膜刻蚀所述多晶硅层，在所述多晶硅层中形成间隙，由所述间隙隔开的所述多晶硅层形成栅极。
[0006]进一步的，逐层刻蚀所述SHB层，所述ODL层和部分所述硬掩模层，具体包括：以所述图案化的光阻层为掩模刻蚀所述SHB层，将所述开口延伸至所述SHB层，暴露所述ODL层；去除所述图案化的光阻层，以图形化后的所述SHB层为掩膜刻蚀所述ODL层，将所述开口延伸至所述ODL层；以图形化后的所述SHB层和图形化后的所述ODL层为掩模刻蚀所述硬掩模层，将所述开口延伸至所述硬掩模层，暴露所述多晶硅层；刻蚀部分所述硬掩模层的过程中，所述SHB层被刻蚀完，所述ODL层部分被刻蚀；去除剩余的所述ODL层。
[0007]进一步的，所述硬掩模层包括依次形成在所述多晶硅层上的第一氧化层、氮化硅层和第二氧化层。
[0008]进一步的，还包括：在所述第一有源区中形成第一下拉晶体管和第一控制晶体管，在所述第二有源区中形成第一上拉晶体管，在所述第三有源区中形成第二上拉晶体管，在所述第四有源区中形成第二控制晶体管和第二下拉晶体管。
[0009]进一步的，所述多晶硅层包括：间隔分布的第一多晶硅层和第二多晶硅层；多个间隔分布的条状硬掩模层分别用于形成所述第一多晶硅层和所述第二多晶硅层。
[0010]进一步的，所述间隙包括第一间隙、第二间隙、第三间隙和第四间隙；所述第一间隙用于将相邻的两个SRAM单元之间的所述第一多晶硅层断开；所述第二间隙用于将横跨所述第一控制晶体管和所述第二上拉晶体管的所述第二多晶硅层断开，以分别形成多晶硅二和多晶硅三；所述第一控制晶体管的栅极由所述多晶硅二形成，所述第二下拉晶体管和所述第二上拉晶体管的栅极由所述多晶硅三形成；所述第三间隙用于将相邻的两个SRAM单元之间的所述第二多晶硅层断开；所述第四间隙用于将横跨所述第一上拉晶体管和所述第二控制晶体管的所述第一多晶硅层断开，以分别形成多晶硅一和多晶硅四，所述第一下拉晶体管和所述第一上拉晶体管的栅极由所述多晶硅一形成，所述第二控制晶体管的栅极由所述多晶硅四形成。
[0011]进一步的，以形成开口后的硬掩模层为掩膜刻蚀所述多晶硅层，具体包括：执行主刻蚀步骤，刻蚀暴露出的部分厚度的所述多晶硅层；执行主刻蚀完后修饰刻蚀的步骤，将所述多晶硅层继续向下刻蚀至暴露出所述栅氧化层；执行所述多晶硅层的过刻蚀步骤，使所述间隙底部的所述多晶硅层全部被刻蚀。
[0012]进一步的，所述主刻蚀的刻蚀工艺包括：采用以SF6气体为主的刻蚀气体，加入辅助气体Cl2、He，压力为10毫托～30毫托，功率为450 W～700W。
[0013]进一步的，所述过刻蚀的刻蚀工艺包括：采用以Cl2、HBr和O2为主的刻蚀气体，压力为10毫托～30毫托，功率为150 W～400W。
[0014]本专利技术还提供一种SRAM，包括：依次排布的第一有源区、第二有源区、第三有源区和第四有源区；所述第一有源区中形成有第一下拉晶体管和第一控制晶体管，所述第二有源区中形成有第一上拉晶体管，所述第三有源区中形成有第二上拉晶体管，所述第四有源区中形成有第二控制晶体管和第二下拉晶体管；所述第一下拉晶体管和所述第一上拉晶体管的栅极由多晶硅一形成，所述第一控制晶体管的栅极由多晶硅二形成，所述第二下拉晶体管和第二上拉晶体管的栅极由多晶硅三形成，所述第二控制晶体管的栅极由多晶硅四形成。
[0015]与现有技术相比，本专利技术具有如下有益效果：本专利技术提供一种SRAM及其制作方法，对应多晶硅层中的间隙的开口图形，经光阻层、SHB层和ODL层叠加而成的多层膜层结构传递到硬掩模层，多层膜层结构依次传递图形及尺寸，提高开口图形的解析度和保真度。实现间隙对应的开口图形的关键尺寸的精确控制，从而能对间隙的关键尺寸进行精确控制。以硬掩模层为掩膜干法刻蚀多晶硅层，在多晶硅层中形成间隙，得到最终的多晶硅层。通过精确控制得到的最终的多晶硅层图形规则，避免过多刻蚀形成较尖形状；而且以硬掩模层为掩膜干法刻蚀多晶硅层，有硬掩模层的保护以及多晶硅层图形规则的情况下，避免浅沟槽隔离区STI经湿法刻蚀造成深度方向的凹陷。相应的，降低了SRAM的阈值电压波动范围，降低了失调电压，提高了SRAM的良率。
附图说明
[0016]图1为一种SRAM的俯视图。
[0017]图2为图1中SRAM沿深度方向的剖面图。
[0018]图3为本专利技术实施例的SRAM的制作方法流程示意图。
[0019]图4为本专利技术实施例的SRAM的电路原理示意图。
[0020]图5为图4对应的SRAM的版图示意图。
[0021]图6为对应图5的版图图形化多晶硅层后的俯视示意图。
[0022]图7、图9、图11、图13、图15、图17、图19、图21、图23和图25为SRAM的制作方法各步骤中对应图5沿X1X2的剖面示意图。
[0023]图8、图10、图12、图14、图16、图18、图20、图22、图24和图26为SRAM的制作方法各步骤中对应图5沿Y1Y2的剖面示意图。
[0024]其中，附图标记如下：11
‑
衬底；12
‑
栅氧化层；13
‑
多晶硅层；13a
‑
第一多晶硅层；13b
‑
第二多晶硅层；131
‑...

【技术保护点】

【技术特征摘要】
1.一种SRAM的制作方法，其特征在于，包括：提供衬底，所述衬底包括依次排列的第一有源区、第二有源区、第三有源区和第四有源区；所述衬底上依次层叠形成有栅氧化层和多晶硅层；在所述多晶硅层上形成硬掩模层，所述硬掩模层包括间隔分布的条状图形；形成覆盖所述硬掩模层和所述多晶硅层的ODL层；在所述ODL层上依次形成SHB层和图案化的光阻层，所述图案化的光阻层具有多个开口；逐层刻蚀所述SHB层，所述ODL层和部分所述硬掩模层，将所述开口的图形传递，形成位于所述硬掩模层中的开口；以形成开口后的硬掩模层为掩膜刻蚀所述多晶硅层，在所述多晶硅层中形成间隙，由所述间隙隔开的所述多晶硅层形成栅极。2.如权利要求1所述的SRAM的制作方法，其特征在于，逐层刻蚀所述SHB层，所述ODL层和部分所述硬掩模层，具体包括：以所述图案化的光阻层为掩模刻蚀所述SHB层，将所述开口延伸至所述SHB层，暴露所述ODL层；去除所述图案化的光阻层，以图形化后的所述SHB层为掩膜刻蚀所述ODL层，将所述开口延伸至所述ODL层；以图形化后的所述SHB层和图形化后的所述ODL层为掩模刻蚀所述硬掩模层，将所述开口延伸至所述硬掩模层，暴露所述多晶硅层；刻蚀部分所述硬掩模层的过程中，所述SHB层被刻蚀完，所述ODL层部分被刻蚀；去除剩余的所述ODL层。3.如权利要求1所述的SRAM的制作方法，其特征在于，所述硬掩模层包括依次形成在所述多晶硅层上的第一氧化层、氮化硅层和第二氧化层。4.如权利要求1所述的SRAM的制作方法，其特征在于，还包括：在所述第一有源区中形成第一下拉晶体管和第一控制晶体管，在所述第二有源区中形成第一上拉晶体管，在所述第三有源区中形成第二上拉晶体管，在所述第四有源区中形成第二控制晶体管和第二下拉晶体管。5.如权利要求4所述的SRAM的制作方法，其特征在于，所述多晶硅层包括：间隔分布的第一多晶硅层和第二多晶硅层；多个间隔分布的条状硬掩模层分别用于形成所述第一多晶硅层和所述第二多晶硅层。6.如权利要求5所述的SRAM的制作方法，其特征在于，所述间隙包括第一间隙、第二间隙、第三间隙和第...

【专利技术属性】
技术研发人员：蔡君正，王焕琛，吴建兴，王彦勋，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：