一种信号采样电路以及半导体存储器制造技术

本公开实施例提供了一种信号采样电路以及半导体存储器，该信号采样电路包括：输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号，第二命令地址信号中包括初始指令信号；逻辑运算电路，用于对第一时钟信号和第二片选信号进行逻辑运算，得到片选时钟信号；指令译码电路，用于根据片选时钟信号和第二片选信号对初始指令信号进行译码和采样处理，得到目标指令信号；合并输出电路，用于根据片选时钟信号对第二命令地址信号进行采样及输出合并处理，得到目标地址信号。如此，能够实现目标地址信号和目标指令信号之间的时序对齐。号之间的时序对齐。号之间的时序对齐。

A signal sampling circuit and a semiconductor memory

【技术实现步骤摘要】
一种信号采样电路以及半导体存储器


[0001]本公开涉及集成电路
，尤其涉及一种信号采样电路以及半导体存储器。

技术介绍

[0002]随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率(Double Data Rate，DDR)传输的存储器等器件。
[0003]在动态随机存取存储器(Dynamic Random Access Memory，DRAM)中，命令地址(Command/Address，CMD/ADD或简称为CA)信号既可以作为地址进行采样又可以作为指令进行采样译码。这样，在CA信号采样之后，由于指令还需要进行译码处理，使得指令路径比地址路径多了用于译码的逻辑电路，造成指令信号和地址信号在到达下一级功能模块时会存在较大的时序偏差，进而导致下一级功能模块因为时序偏差出现问题。

技术实现思路

[0004]本公开提供了一种信号采样电路以及半导体存储器，可以实现目标指令信号和目标地址信号的时序对齐，避免下一级功能模块因时序偏差而出现问题。
[0005]第一方面，本公开实施例提供了一种信号采样电路，所述信号采样电路包括输入采样电路、逻辑运算电路、指令译码电路和合并输出电路；其中，
[0006]所述输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号；其中，所述第二命令地址信号中包括初始指令信号；
[0007]所述逻辑运算电路，用于对所述第一时钟信号和所述第二片选信号进行逻辑运算，得到片选时钟信号；
[0008]所述指令译码电路，用于根据所述片选时钟信号和所述第二片选信号对所述初始指令信号进行译码和采样处理，得到目标指令信号；
[0009]所述合并输出电路，用于根据所述片选时钟信号对所述第二命令地址信号进行采样及输出合并处理，得到目标地址信号。
[0010]在一些实施例中，所述信号采样电路还包括接收电路，且所述接收电路与所述输入采样电路连接；其中，
[0011]所述接收电路，用于接收初始命令地址信号、初始片选信号和初始时钟信号，输出所述第一命令地址信号、所述第一片选信号和所述第一时钟信号。
[0012]在一些实施例中，所述接收电路包括第一接收电路、第二接收电路和第三接收电路；其中，
[0013]所述第一接收电路，用于接收初始命令地址信号，输出所述第一命令地址信号；
[0014]所述第二接收电路，用于接收初始片选信号，输出所述第一片选信号；
[0015]所述第三接收电路，用于接收初始时钟信号，并对所述初始时钟信号进行分频处
理，得到第一时钟奇信号和第一时钟偶信号；其中，所述第一时钟奇信号和所述第一时钟偶信号的时钟周期均是所述初始时钟信号的时钟周期的两倍，且所述第一时钟信号是由所述第一时钟奇信号和所述第一时钟偶信号组成，所述第一时钟奇信号和所述第一时钟偶信号之间的相位差为180度。
[0016]在一些实施例中，所述输入采样电路包括命令地址采样电路和片选采样电路；其中，
[0017]所述命令地址采样电路，用于根据所述第一时钟信号对所述第一命令地址信号进行采样处理，得到所述第二命令地址信号；
[0018]所述片选采样电路，用于根据所述第一时钟信号对所述第一片选信号进行采样及反相处理，得到所述第二片选信号。
[0019]在一些实施例中，所述命令地址采样电路包括第一采样电路和第二采样电路；其中，
[0020]所述第一采样电路，用于根据所述第一时钟偶信号对所述第一命令地址信号进行采样处理，得到第二命令地址偶信号；
[0021]所述第二采样电路，用于根据所述第一时钟奇信号对所述第一命令地址信号进行采样处理，得到第二命令地址奇信号；
[0022]其中，所述第二命令地址信号是由所述第二命令地址偶信号和所述第二命令地址奇信号组成，所述初始指令信号是由初始指令偶信号和初始指令奇信号组成，且所述第二命令地址偶信号包括所述初始指令偶信号，所述第二命令地址奇信号包括所述初始指令奇信号。
[0023]在一些实施例中，所述片选采样电路包括第三采样电路和第四采样电路；其中，
[0024]所述第三采样电路，用于根据所述第一时钟偶信号对所述第一片选信号进行采样及反相处理，得到第二片选偶信号；
[0025]所述第四采样电路，用于根据所述第一时钟奇信号对所述第一片选信号进行采样及反相处理，得到第二片选奇信号；
[0026]其中，所述第二片选信号是由所述第二片选偶信号和所述第二片选奇信号组成。
[0027]在一些实施例中，所述逻辑运算电路包括第一逻辑电路和第二逻辑电路；其中，
[0028]所述第一逻辑电路，用于接收所述第一时钟偶信号和所述第二片选偶信号，并对所述第一时钟偶信号和所述第二片选偶信号进行逻辑运算，得到片选时钟偶信号；
[0029]所述第二逻辑电路，用于接收所述第一时钟奇信号和所述第二片选奇信号，并对所述第一时钟奇信号和所述第二片选奇信号进行逻辑运算，得到片选时钟奇信号；
[0030]其中，所述片选时钟信号是由所述片选时钟偶信号和所述片选时钟奇信号组成。
[0031]在一些实施例中，所述第一逻辑电路包括第一缓冲器和第一与门；其中，
[0032]所述第一缓冲器，用于对所述第一时钟偶信号进行延时处理，得到中间时钟偶信号；
[0033]所述第一与门，用于对所述第二片选偶信号和所述中间时钟偶信号进行与运算，得到所述片选时钟偶信号。
[0034]在一些实施例中，所述第二逻辑电路包括第二缓冲器和第二与门；其中，
[0035]所述第二缓冲器，用于对所述第一时钟奇信号进行延时处理，得到中间时钟奇信
号；
[0036]所述第二与门，用于对所述第二片选奇信号和所述中间时钟奇信号进行与运算，得到所述片选时钟奇信号。
[0037]在一些实施例中，所述指令译码电路包括第一指令译码电路、第二指令译码电路和或门；其中，
[0038]所述第一指令译码电路，用于根据所述片选时钟偶信号和所述第二片选偶信号对所述初始指令偶信号进行译码和采样处理，得到指令偶信号；
[0039]所述第二指令译码电路，用于根据所述片选时钟奇信号和所述第二片选奇信号对所述初始指令奇信号进行译码和采样处理，得到指令奇信号；
[0040]所述或门，用于对所述指令偶信号和所述指令奇信号进行或运算，得到所述目标指令信号。
[0041]在一些实施例中，所述第一指令译码电路包括第一译码电路、第五采样电路和第三与门；其中，
[0042]所述第一译码电路，用于对所述初始指令偶信号进行译码处理，得到指令译码偶信号；
[0043]所述第五采样电路，用于根据所述片选时钟偶信号对所述指令译码偶信号进行采样处理，得到指令采样偶信号；
[0044]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号采样电路，其特征在于，所述信号采样电路包括输入采样电路、逻辑运算电路、指令译码电路和合并输出电路；其中，所述输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号；其中，所述第二命令地址信号中包括初始指令信号；所述逻辑运算电路，用于对所述第一时钟信号和所述第二片选信号进行逻辑运算，得到片选时钟信号；所述指令译码电路，用于根据所述片选时钟信号和所述第二片选信号对所述初始指令信号进行译码和采样处理，得到目标指令信号；所述合并输出电路，用于根据所述片选时钟信号对所述第二命令地址信号进行采样及输出合并处理，得到目标地址信号。2.根据权利要求1所述的信号采样电路，其特征在于，所述信号采样电路还包括接收电路，且所述接收电路与所述输入采样电路连接；其中，所述接收电路，用于接收初始命令地址信号、初始片选信号和初始时钟信号，输出所述第一命令地址信号、所述第一片选信号和所述第一时钟信号。3.根据权利要求2所述的信号采样电路，其特征在于，所述接收电路包括第一接收电路、第二接收电路和第三接收电路；其中，所述第一接收电路，用于接收初始命令地址信号，输出所述第一命令地址信号；所述第二接收电路，用于接收初始片选信号，输出所述第一片选信号；所述第三接收电路，用于接收初始时钟信号，并对所述初始时钟信号进行分频处理，得到第一时钟奇信号和第一时钟偶信号；其中，所述第一时钟奇信号和所述第一时钟偶信号的时钟周期均是所述初始时钟信号的时钟周期的两倍，且所述第一时钟信号是由所述第一时钟奇信号和所述第一时钟偶信号组成，所述第一时钟奇信号和所述第一时钟偶信号之间的相位差为180度。4.根据权利要求3所述的信号采样电路，其特征在于，所述输入采样电路包括命令地址采样电路和片选采样电路；其中，所述命令地址采样电路，用于根据所述第一时钟信号对所述第一命令地址信号进行采样处理，得到所述第二命令地址信号；所述片选采样电路，用于根据所述第一时钟信号对所述第一片选信号进行采样及反相处理，得到所述第二片选信号。5.根据权利要求4所述的信号采样电路，其特征在于，所述命令地址采样电路包括第一采样电路和第二采样电路；其中，所述第一采样电路，用于根据所述第一时钟偶信号对所述第一命令地址信号进行采样处理，得到第二命令地址偶信号；所述第二采样电路，用于根据所述第一时钟奇信号对所述第一命令地址信号进行采样处理，得到第二命令地址奇信号；其中，所述第二命令地址信号是由所述第二命令地址偶信号和所述第二命令地址奇信号组成，所述初始指令信号是由初始指令偶信号和初始指令奇信号组成，且所述第二命令地址偶信号包括所述初始指令偶信号，所述第二命令地址奇信号包括所述初始指令奇信
号。6.根据权利要求5所述的信号采样电路，其特征在于，所述片选采样电路包括第三采样电路和第四采样电路；其中，所述第三采样电路，用于根据所述第一时钟偶信号对所述第一片选信号进行采样及反相处理，得到第二片选偶信号；所述第四采样电路，用于根据所述第一时钟奇信号对所述第一片选信号进行采样及反相处理，得到第二片选奇信号；其中，所述第二片选信号是由所述第二片选偶信号和所述第二片选奇信号组成。7.根据权利要求6所述的信号采样电路，其特征在于，所述逻辑运算电路包括第一逻辑电路和第二逻辑电路；其中，所述第一逻辑电路，用于接收所述第一时钟偶信号和所述第二片选偶信号，并对所述第一时钟偶信号和所述第二片选偶信号进行逻辑运算，得到片选时钟偶信号；所述第二逻辑电路，用于接收所述第一时钟奇信号和所述第二片选奇信号，并对所述第一时钟奇信号和所述第二片选奇信号进行逻辑运算，得到片选时钟奇信号；其中，所述片选时钟信号是由所述片选时钟偶信号和所述片选时钟奇信号组成。8.根据权利要求7所述的信号采样电路，其特征在于，所述第一逻辑电路包括第一缓冲器和第一与门；其中，所述第一缓冲器，用于对所述第一时钟偶信号进行延...

【专利技术属性】
技术研发人员：黄泽群，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：