存储控制器和包括该存储控制器的存储系统技术方案

一种存储系统可以包括：存储器设备，该存储器设备包括第一区域和不同于第一区域的第二区域，该第一区域包括单级单元；以及存储控制器，被配置为以多个档位中的第一档位从第一区域读取数据，确定读取数据的错误级别和存储器设备的状态，并且基于所确定的数据的错误级别和所确定的存储器设备的状态将第一档位改变为所述多个档位中的第二档位。变为所述多个档位中的第二档位。变为所述多个档位中的第二档位。

【技术实现步骤摘要】
存储控制器和包括该存储控制器的存储系统


[0001]本专利技术构思的各种示例实施例涉及存储设备、存储系统和/或操作存储设备的方法。

技术介绍

[0002]闪存设备通过改变存储器单元的电压阈值来存储数据并使用期望的和/或预定的读取电平电压来读取数据。近来，包括闪存的存储设备得到广泛使用，例如固态驱动器(SSD)和存储卡。这是因为闪存设备是具有诸如低功耗和高集成度的特性的非易失性存储器设备。
[0003]在闪存设备中，为了存储从主机发送的写入数据，根据写入数据的特性将写入数据存储在单级单元区域的存储器块或多级单元区域的存储器块中。

技术实现思路

[0004]本专利技术构思的各种示例实施例的各方面提供了一种能够确保数据可靠性并具有改善的操作速度的存储设备、包括该存储设备的系统和/或其操作方法。
[0005]本专利技术构思的各种示例实施例的各方面提供了一种根据存储器设备的特性动态地调整数据读取速度的存储设备、包括该存储设备的系统和/或其操作方法。
[0006]本专利技术构思的至少一个示例实施例提供了一种存储系统，包括：存储器设备，该存储器设备包括第一区域和不同于第一区域的第二区域，该第一区域包括单级单元；以及存储控制器，被配置为以多个档位中的第一档位从第一区域读取数据，确定读取数据的错误级别和存储器设备的状态，并且基于所确定的读取数据的错误级别和所确定的存储器设备的状态将第一档位改变为所述多个档位中的第二档位。
[0007]本专利技术构思的至少一个示例实施例提供了一种存储控制器的操作方法，包括：使用多个档位中的第一档位从存储器设备读取数据，确定读取数据的错误级别和存储器设备的状态，以及基于所确定的读取数据的错误级别和存储器设备的状态将存储器设备的读取速度动态地设置为多个档位中的第二档位。
[0008]本专利技术构思的至少一个示例实施例提供了一种存储系统，包括：存储器设备，存储数据；以及存储控制器，包括纠错码(ECC)引擎和读取控制器，ECC引擎被配置为检测从存储器设备读取的数据中包括的错误级别，并且读取控制器被配置为确定存储器设备的状态，并基于由ECC引擎检测到的错误级别和所确定的存储器设备的状态，将存储器设备的读取速度动态地设置为多个档位中的第一档位。
[0009]应当注意，本专利技术构思的示例实施例的目的不限于此，并且从以下描述中，本专利技术构思的示例实施例的其他目的对于本领域技术人员将是显然的。
附图说明
[0010]通过参照附图详细描述本专利技术构思的示例实施例，本专利技术构思的示例实施例的以
上和其他方面和特征将变得更清楚。
[0011]图1是示意性地示出了根据一些示例实施例的存储系统的示意性框图。
[0012]图2是示出了根据一些示例实施例的图1的存储控制器的框图。
[0013]图3是示出了根据一些示例实施例的图1的存储器设备的框图。
[0014]图4示出了根据一些示例实施例的用于设置档位的多个条件的映射表。
[0015]图5和图6是示出了根据一些示例实施例的存储系统的操作方法的概念图。
[0016]图7是示出了根据一些示例实施例的存储系统的操作方法的图。
[0017]图8是根据本专利技术构思的至少一个示例实施例的存储器系统的框图。
[0018]图9是根据一些示例实施例的图1的存储器设备220的示例的框图。
[0019]图10是根据一些示例实施例的用于描述适用于图1的存储器设备220的3D V
‑
NAND结构的图。
[0020]图11是示出了根据一些示例实施例的应用了图1的存储设备200的系统的图。
具体实施方式
[0021]在下文中，将参照附图描述本专利技术构思的各种示例实施例。
[0022]图1是示意性地示出了根据一些示例实施例的存储系统的示意性框图。图2是示出了根据一些示例实施例的图1的存储控制器的框图。图3是示出了根据一些示例实施例的图1的存储器设备的框图。
[0023]参照图1，主机
‑
存储系统10可以包括至少一个主机100和/或至少一个存储设备200等，但示例实施例不限于此，并且例如，系统10可以包括更多或更少数量的组成元件，例如多个主机和/或多个存储设备等。存储设备200可以包括至少一个存储控制器210和/或至少一个存储器设备220等，但示例实施例不限于此。根据至少一个示例实施例，存储器设备220可以是非易失性存储器(NVM)，但示例实施例不限于此。根据本专利技术构思的至少一个示例实施例，主机100(例如，外部主机、外部主机设备等)可以包括至少一个主机控制器110和/或主机存储器120等。主机存储器120可以用作用于临时存储要被发送到存储设备200的数据和/或从存储设备200发送的数据的缓冲存储器，但不限于此。
[0024]存储设备200可以包括用于根据来自主机100的请求存储数据的存储介质。例如，存储设备200可以包括固态驱动器(SSD)、磁盘驱动器、嵌入式存储器和/或可移动外部存储器等中的至少一种。当存储设备200为SSD时，存储设备200可以是符合非易失性存储器快速(NVMe)标准的设备，但示例实施例不限于此。当存储设备200为嵌入式存储器和/或外部存储器时，存储设备200可以是符合通用闪存(UFS)和/或嵌入式多媒体卡(eMMC)标准的设备，但不限于此。主机100和存储设备200各自能够根据所采用的标准协议产生和/或发送分组(例如，数据分组等)。
[0025]当存储设备200的存储器设备220包括闪存时，闪存可以包括二维(2D)NAND存储器阵列和/或三维(3D)(或竖直NAND(VNAND))存储器阵列，但示例实施例不限于此。作为另一示例，存储设备200可以包括其他各种类型的非易失性存储器。例如，磁性随机存取存储器(MRAM)、自旋转移扭矩MRAM、导电桥接RAM(CBRAM)、铁电RAM(FeRAM)、相位RAM(PRAM)、电阻RAM(RRAM)和/或各种其他类型的存储器可以用作存储设备200，但示例实施例不限于此。
[0026]根据至少一个示例实施例，主机控制器110和主机存储器120可以被体现为单独的
半导体芯片，但不限于此。此外，在一些示例实施例中，主机控制器110和主机存储器120可以集成在同一半导体芯片等上。例如，主机控制器110可以是应用处理器等中包括的多个模块中的一个，并且应用处理器可以被体现为片上系统(SoC)等。主机存储器120可以是在应用处理器中设置的嵌入式存储器、和/或在应用处理器外部(例如，外面)的非易失性存储器和/或存储器模块等。
[0027]主机控制器110可以管理将主机存储器120的数据(例如，写入数据)存储在存储器设备220中和/或将存储器设备220的数据(例如，读取数据)存储在主机存储器120中的操作，但是不限于此，并且例如可以执行其他数据操作(例如，擦除操作、耗损均衡操作、垃圾收集操作等)。
[0028]存储控制器210可以包括主机接口211、存储器接口本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，包括：存储器设备，所述存储器设备包括第一区域和不同于所述第一区域的第二区域，所述第一区域包括单级单元；以及存储控制器，被配置为：以多个档位中的第一档位从所述第一区域读取数据，确定所读取数据的错误级别和所述存储器设备的状态，以及基于所确定的所读取数据的错误级别和所确定的所述存储器设备的状态，将所述第一档位改变为所述多个档位中的第二档位。2.根据权利要求1所述的存储系统，其中，所述第二区域包括多级单元、三级单元、四级单元中的至少一个或其任何组合。3.根据权利要求1所述的存储系统，其中，所述第二档位的读取速度低于所述第一档位的读取速度。4.根据权利要求1所述的存储系统，其中，所述第二档位的读取速度高于所述第一档位的读取速度。5.根据权利要求1所述的存储系统，其中，所述存储控制器包括映射表，所述映射表被配置为存储与所述多个档位对应的多个预测条件。6.根据权利要求5所述的存储系统，其中，所述多个预测条件包括所读取数据中的错误级别、数据保留期、所述存储器设备的温度、耐久周期、数据读取强度、独特的芯片特性中的至少一个或其任何组合。7.根据权利要求5所述的存储系统，其中，所述存储控制器还被配置为：基于所确定的所读取数据的错误级别和所确定的所述存储器设备的状态，从所述多个预测条件中识别预测条件；以及选择与所识别的预测条件对应的档位作为所述第二档位。8.根据权利要求5所述的存储系统，其中，所述映射表的所述多个预测条件是基于所述存储器设备的操作条件、所述存储器设备的使用模式和所读取数据的可靠性值而设置的。9.一种存储控制器的操作方法，包括：使用多个档位中的第一档位从存储器设备读取数据；确定所读取数据的错误级别和所述存储器设备的状态；以及基于所确定的所读取数据的错误级别和所述存储器设备的状态，将所述存储器设备的读取速度动态地设置为所述多个档位中的第二档位。10.根据权利要求9所述的操作方法，其中，所述第二档位的读取速度高于所述第一档位的读取速度。11.根据权利要求9所述的操作方法，其中，所述第二档位的读取速度低于所...

【专利技术属性】
技术研发人员：李在键，权宰暎，金焕，尹松虎，张实完，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：