用于三维交叉点存储器的层级选择晶体管制造技术

一种存储器设备结构包括第一多个线结构，其中，第一多个线结构中的每个线结构包括第一晶体管沟道。存储器设备结构还包括与第一多个线结构基本上正交的第二多个线结构，其中，第二多个线结构中的每个线结构包括第二晶体管沟道。存储器单元位于第一多个线结构和第二多个线结构之间的每个交叉点处。个线结构之间的每个交叉点处。个线结构之间的每个交叉点处。

【技术实现步骤摘要】
用于三维交叉点存储器的层级选择晶体管

技术介绍

[0001]三维(3D)交叉点存储器阵列可具有存储器单元的叠层(tier)或层级 (deck)。然而，以这种方式增大存储器单元的总数可能会成比例地增大所 需的解码器晶体管的数量，从而增大解码器晶体管的总的覆盖区。因此， 需要解决方案来增大存储器密度，同时最小化解码器晶体管覆盖区。
附图说明
[0002]在附图中通过示例而非限制的方式来示出本文描述的材料。为了图示 的简单和清楚起见，图中所示的要素不一定按比例绘制。例如，为了清楚 起见，一些要素的尺寸可能相对于其他要素被夸大。此外，为了讨论的清 楚，各种物理特征可以以他们简化的“理想”形式和几何形状表示，但是仍然 应当理解，实际实施方式可能仅接近所示的理想。例如，可能会绘制平滑 表面和正方形交叉点，而不考虑通过纳米制造技术形成的结构的有限粗糙 度、角圆化和不完美的角度交叉特性。此外，在认为合适的情况下，在图 中重复了参考标签以指示对应的或类似要素。
[0003]图1是根据本公开的实施例的存储器设备结构的等距图示，其中存储 器设备结构包括多个晶体管。
[0004]图2A是根据本公开的实施例的图1中的存储器设备结构的部分的等距 图示。
[0005]图2B是穿过图2A中的线结构的截面图示。
[0006]图2C是穿过与图2A中的线结构正交的线的截面图示。
[0007]图2D是图2A中的线结构的门控(gated)部分的截面图示。
[0008]图3A是根据本公开的实施例的图1中的存储器设备结构的部分的等距 图示。
[0009]图3B是图3A中的线结构的截面图示。
[0010]图3C是图3A中的线结构的门控部分的截面图示。
[0011]图4A是根据本公开的实施例的图1中的存储器设备结构的部分的等距 图示。
[0012]图4B是图4A中的线结构的截面图示。
[0013]图4C是图4A中的线结构的门控部分的截面图示。
[0014]图4D是穿过与图4A中的线结构正交的线的截面图示。
[0015]图5A是穿过图1中的线A
‑
A'的存储器设备的结构的截面图示。
[0016]图5B是根据本公开的实施例的存储器单元的截面图示。
[0017]图5C是根据本公开的实施例的非易失性存储器元件的截面图示。
[0018]图5D是根据本公开的实施例的非易失性存储器元件的截面图示。
[0019]图5E是根据本公开的实施例的选择器元件的截面图示。
[0020]图6是制造诸如结合图2A、3A或4A描述的设备结构的设备结构的方 法。
[0021]图7A是根据本公开的实施例在衬底上方的电介质中图案化的多个互 连的截面图示。
[0022]图7B是图7A中结构的等距图示。
[0023]图8A示出了在衬底上方形成多个线段之后的图7A的结构。
[0024]图8B是图8A中结构的等距图示。
[0025]图9示出了在多个线段中的每个之间形成电介质以形成块之后的图8B 的结构。
[0026]图10A示出了在蚀刻块的部分的工艺之后的图9的结构。
[0027]图10B是图10A中的线结构的截面图示。
[0028]图11A示出了在多条线结构之上形成薄膜沟道(TF沟道)材料之后的 图10A的结构。
[0029]图11B是穿过多个线结构的截面图示。
[0030]图12A是图11B中的结构在去除相邻的线结构的部分之间的沟道材料 的部分的工艺之后的截面图示。
[0031]图12B是图11B中的结构在从线结构上方去除沟道材料的部分的工艺 之后的截面图示。
[0032]图13A示出了在形成栅极电介质层1300之后的图11B的结构。
[0033]图13B是穿过图13A中的多个线结构的截面图示。
[0034]图14A示出了在形成栅极电极之后的图13A的结构。
[0035]图14B是图14A中的多个线结构之上的栅极电极的截面图示。
[0036]图15A示出了图9的结构，其中利用ALD沉积工艺来选择性地在线结 构的部分周围沉积TFT沟道材料。
[0037]图15B是图15A中的线结构周围的栅极电极的截面图示。
[0038]图16A示出了在形成多个开口之后的图9的结构。
[0039]图16B示出了在多个开口中的每个开口中在电介质702上形成牺牲电 介质之后在电介质1604上形成沟道层1606之后的图16A的结构。
[0040]图16C示出了在减小沟道的高度的工艺之后的图16D的结构。
[0041]图16D示出了在形成栅极电介质层之后的图16C的结构。
[0042]图16E示出了在栅极电介质层上形成栅极电极之后的图16D的结构。
[0043]图16F示出了在去除栅极电介质层的部分的工艺之后的图16E的结构。
[0044]图16G示出了在形成与每个沟道相邻的源极结构之后的图16F的结构。
[0045]图17是系统的等距图示，其中存储器设备结构通过多个逻辑晶体管和 外围部件耦合。
[0046]图18是计算系统的示例的框图，该计算系统包括与存储器设备阵列耦 合的层级选择晶体管阵列以实现解码器晶体管覆盖区缩放。
[0047]图19是移动设备的示例的框图，该移动设备包括与存储器设备阵列耦 合的层级选择晶体管阵列以实现解码器晶体管覆盖区缩放。
具体实施方式
[0048]描述了用于3维(3D)交叉点的层级选择晶体管和制造方法。在以下 描述中，阐述了许多具体细节，诸如结构方案和详细的制造方法，以提供 对本公开的实施例的透彻理解。对于本领域技术人员来说显而易见的是， 可以在没有这些具体细节的情况下实践本公开的实施例。在其他情况下， 不那么详细地描述众所周知的特征(诸如与存储器设备和晶
体管相关联的 操作)，以免不必要地混淆本公开的实施例。此外，应当理解，图中所示的 各种实施例是说明性表示并且不一定按比例绘制。
[0049]在一些情况下，在以下描述中，众所周知的方法和设备以框图形式示 出而不是详细示出，以避免混淆本公开。在整个说明书中对“实施例”或“一 个实施例”或“一些实施例”的引用意指结合实施例描述的特定特征、结构、 功能或特性包括在本公开的至少一个实施例中。因此，在整个说明书的各 个地方出现的短语“在实施例中”或“在一个实施例中”或“一些实施例”不一 定指本公开的相同实施例。此外，特定特征、结构、功能或特性可以在一 个或多个实施例中以任何合适的方式组合。例如，在与两个实施例相关联 的特定特征、结构、功能或特性不相互排斥的任何地方，第一实施例可以 与第二实施例组合。
[0050]如说明书和所附权利要求书中使用的，单数形式的“一”、“一个”和“该
”ꢀ
也旨在包括复数形式，除非上下文另有明确说明。还应当理解，本文使用 的术语“和/或”指并涵盖一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器设备结构，包括：第一多个线结构，其中，所述第一多个线结构中的单独线结构各自包括第一晶体管沟道；与所述第一多个线结构基本上正交的第二多个线结构，其中，所述第二多个线结构中的单独线结构各自包括第二晶体管沟道；以及在所述第一多个线结构和所述第二多个线结构之间的每个交叉点处的存储器单元。2.如权利要求1所述的存储器设备结构，其中，第一层级包括所述第一多个线结构和所述第二多个线结构，并且其中，所述存储器设备结构还包括在所述第一层级上方或下方的第二层级，其中，所述第二层级包括：基本上平行于所述第一多个线结构的第三多个线结构，其中，所述第三多个线结构中的单独线结构各自包括第三晶体管沟道；基本上平行于所述第二多个线结构的第四多个线结构，其中，所述第四多个线结构中的单独线结构各自包括第四晶体管沟道；在所述第三多个线结构和所述第四多个线结构之间的每个交叉点处的存储器单元；并且其中，所述存储器设备结构还包括在所述第一层级和所述第二层级之间的多个端子互连，其中，所述多个端子互连中的单独端子互连耦合在所述第一层级中的线结构中的单独线结构和所述第二层级中的线结构中的对应的单独线结构之间；并且其中，所述晶体管沟道中的单独晶体管沟道在所述端子互连中的单独端子互连和所述存储器单元之间。3.如权利要求2所述的存储器设备结构，其中，所述第一多个线结构、所述第二多个线结构、所述第三多个线结构和所述第四多个线结构各自包括：钨、钽或钛；或其合金，其中所述合金还包括氮。4.如权利要求2所述的存储器设备结构，其中，所述第一晶体管沟道、所述第二晶体管沟道、所述第三晶体管沟道和所述第四晶体管沟道各自包括多晶或非晶材料。5.如权利要求1
‑
4中的任一项所述的存储器设备结构，其中，所述多晶或非晶材料包括In2O3、Ga2O3、ZnO、InGaZnO、InZnO、InGaO、GaZnO、InAlO、InSnO、InMgO、InWO、GaZnMgO、GaZnSnO、GaAlZnO、GaAlSnO、HfZnO、HfInZnO、HfAlGaZnO、InMgZnO、CuO
X
、NbO、NiO、CoO、SnO、Cu2O、AgAlO、CuAlO3、AlScOC、Sr3BPO3、La2SiO4Se、LaCuSe、Rb2Sn2O3、La2O2S2、K2Sn2O3、Na2FeOSe2或ZnRh2O4。6.如权利要求2
‑
4中的任一项所述的存储器设备结构，其中，所述第一多个线结构、所述第二多个线结构、所述第三多个线结构和所述第四多个线结构中的单独线结构包括：第一部分和第二部分，其中，所述第一部分和所述第二部分中的每者包括金属；在所述第一部分和所述第二部分之间的第三部分，其中，所述第三部分包括所述金属和氧；并且其中，每个对应的晶体管沟道与所述第三部分的侧壁相邻。7.如权利要求6所述的存储器设备结构，其中，所述晶体管沟道包覆所述第三部分。8.如权利要求7所述的存储器设备结构，其中，所述晶体管沟道在所述第一部分或所述第二部分的...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：