一种沟道重掺杂的抗总剂量NMOS器件制造技术

一种沟道重掺杂的抗总剂量NMOS器件,本发明专利技术涉及微电子技术和集成电路技术。本发明专利技术是一种沟道重掺杂的抗总剂量NMOS器件，该结构器件在普通NMOS器件的基础上，在沟道表面形成一层重掺杂的P+层；所述P+层的掺杂浓度比P

【技术实现步骤摘要】
一种沟道重掺杂的抗总剂量NMOS器件


[0001]本专利技术涉及半导体器件技术，特别是一种沟道重掺杂的抗总剂量NMOS器件。

技术介绍

[0002]总剂量效应是指，器件长期处于辐射环境中，各种高能带电粒子会进入器件，产生大量的电子
‑
空穴对，从而影响器件的工作性能，器件的可靠性和寿命会受到很大损伤。总剂量效应主要影响的是栅氧化层和浅槽隔离氧化物STI。器件受到辐射后，氧化物中会出现电子
‑
空穴对，由于电子的迁移率比空穴的迁移率高，电子可以很快移出氧化物，而空穴只有很少一部分移出氧化物，这样剩余的大部分空穴就被氧化物内部和表面的空穴陷阱俘获，形成固定正电荷，会减小器件的阈值电压，大大增加关态漏电流。在大尺寸MOS器件中，由于存在较厚的栅氧化层和STI，氧化物中会俘获更多的空穴，使得总剂量效应更为明显。
[0003]因此，长期工作在航空航天、核领域和医学设备等辐射环境中的电子元器件，需要具备一定的抗总剂量能力，以保证系统能稳定工作，增加使用寿命。采取何种措施，使器件在具有良好特性的情况下，又具备抗总剂量能力，就显得尤为重要。

技术实现思路

[0004]本专利技术为了解决目前抗辐照技术中存在的问题，例如器件面积大、设计不灵活等缺点，提供了一种沟道重掺杂的抗总剂量NMOS器件。
[0005]本专利技术采用的技术方案如下：
[0006]一种沟道重掺杂的抗总剂量NMOS器件，包括P
‑
衬底(101)、N+源区(102)、N+漏区(103)、轻掺杂N
‑
源区(104)、轻掺杂N
‑
漏区(105)、栅介质层(106)、栅极(107)、浅槽隔离氧化物STI(108)，在P
‑
衬底(101)接触栅介质层(106)的表面有一层重掺杂的P+层(109)。其特征在于，所述P+层(109)与轻掺杂N
‑
源区(104)、轻掺杂N
‑
漏区(105)接触，所述P+层(109)的厚度与轻掺杂N
‑
源区(104)、轻掺杂N
‑
漏区(105)相同，所述P+层(109)的掺杂浓度比P
‑
衬底(101)高2个数量级以上。
[0007]进一步的，所述P+层(209)只与轻掺杂N
‑
源区(204)接触，不与轻掺杂N
‑
漏区(205)接触；所述P+层(209)的厚度与轻掺杂N
‑
源区(204)、轻掺杂N
‑
漏区(205)相同；所述P+层(209)的掺杂浓度比P
‑
衬底(201)高2个数量级以上；有效栅介质层由薄栅介质层(206)和厚栅介质层(210)组成；所述薄栅介质层(206)的厚度小于厚栅介质层(210)，且其厚度满足一定比例，使得薄栅介质层(206)和厚栅介质层(210)的阈值电压保持一致。
[0008]进一步的，所述P+层(309)不与轻掺杂N
‑
源区(304)接触，只与轻掺杂N
‑
漏区(305)接触；所述P+层(309)的厚度与轻掺杂N
‑
源区(304)、轻掺杂N
‑
漏区(305)相同；所述P+层(309)的掺杂浓度比P
‑
衬底(301)高2个数量级以上；有效栅介质层由薄栅介质层(306)和厚栅介质层(310)组成；所述薄栅介质层(306)的厚度小于厚栅介质层(310)，且其厚度满足一定比例，使得薄栅介质层(306)和厚栅介质层(310)的阈值电压保持一致。
[0009]进一步的，所述P+层(409)不与轻掺杂N
‑
源区(404)、轻掺杂N
‑
漏区(405)接触；所
述P+层(409)掺杂浓度比P
‑
衬底(401)高2个数量级以上；有效栅介质层由薄栅介质层(406)和厚栅介质层(410)组成；所述薄栅介质层(406)的厚度小于厚栅介质层(410)，且其厚度满足一定比例，使得薄栅介质层(406)和厚栅介质层(410)的阈值电压保持一致。
[0010]进一步的，所述一种沟道重掺杂的抗总剂量NMOS器件，包括P
‑
衬底(501)、P+阱区(502)、N+源区(503)、N+漏区(504)、轻掺杂N
‑
阱区(505)、栅介质层(506)、栅极(507)、浅槽隔离氧化物STI(508)，其特征在于所述P+阱区(502)的掺杂浓度比P
‑
衬底(501)高2个数量级以上；所述N+源区(503)、N+漏区(504)位于轻掺杂N
‑
阱区(505)中；所述轻掺杂N
‑
阱区(505)位于P+阱区(502)中。
附图说明
[0011]图1为实施例1结构的示意图。
[0012]图2为实施例1结构的总剂量效应特性。
[0013]图3为实施例2结构的示意图。
[0014]图4为实施例2结构的总剂量效应特性。
[0015]图5为实施例3结构的示意图。
[0016]图6为实施例3结构的总剂量效应特性。
[0017]图7为实施例4结构的示意图。
[0018]图8为实施例4结构的总剂量效应特性。
[0019]图9为实施例5结构的示意图。
[0020]图10为实施例5结构的总剂量效应特性。
具体实施方式
[0021]实施例1：一种沟道重掺杂的抗总剂量NMOS器件仿真结果。
[0022]本实施例仿真了一种沟道重掺杂的抗总剂量NMOS器件，其总剂量效应特性如图2所示。该实施例中的P+层(109)与轻掺杂N
‑
源区(104)、轻掺杂N
‑
漏区(105)接触，其厚度与轻掺杂N
‑
源区(104)、轻掺杂N
‑
漏区(105)相同。
[0023]以横向为宽度，纵向为厚度，介绍其结构的具体参数。101区域宽度为740nm，厚度为500nm，材料为硅，掺杂浓度为1x10
17
cm
‑3,杂质为硼；102、103区域宽度为150nm，厚度为100nm，材料为硅，掺杂浓度为1x10
20
cm
‑3，杂质为磷；104、105区域宽度为50nm，厚度为60nm，材料为硅，掺杂浓度为1x10
17
cm
‑3，杂质为磷；106区域宽度为340nm，厚度为3nm，材料为二氧化硅；107区域宽度为340nm，厚度为100nm，材料为多晶硅，掺杂浓度为1x10
20
cm
‑3,杂质为磷；108区域宽度为80nm，厚度为200nm，材料为二氧化硅；109区域宽度为200nm，厚度为60nm，材料为硅，掺杂浓度为1x10
19
cm
‑3，杂质为硼。
[0024]实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟道重掺杂的抗总剂量NMOS器件，包括P
‑
衬底、N+源区、N+漏区、轻掺杂N
‑
源区、轻掺杂N
‑
漏区、栅介质层、栅极、浅槽隔离氧化物STI，在P
‑
衬底接触栅介质层的表面有一层重掺杂的P+层。其特征在于，所述P+层可位于轻掺杂N
‑
源区和轻掺杂N
‑
漏区之间的任何位置；所述P+层的厚度与轻掺杂N
‑
源区、轻掺杂N
‑
漏区相同；所述P+层的掺杂浓度比P
...

【专利技术属性】
技术研发人员：廖永波，冯轲，李平，刘仰猛，杨智尧，刘金铭，刘玉婷，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：