用于编程验证操作的存储器装置制造方法及图纸

本申请涉及用于编程验证操作的存储器装置。存储器装置可包含：存储器单元阵列，其包含多个串联连接的存储器单元串；多个存取线；共同源极；多个数据线；多个屏蔽线；以及控制逻辑。每个存取线可连接到每个串联连接的存储器单元串的相应存储器单元的控制栅极。每个串联连接的存储器单元串可选择性地连接在所述共同源极与相应数据线之间。所述多个屏蔽线可与所述多个数据线交错。所述控制逻辑可经配置以实施对耦合到选定存取线的相应存储器单元的编程验证操作，所述编程验证操作包含感测每个数据线上的电压电平以确定耦合到所述选定存取线的每个相应存储器单元是否已被编程到所述相应存储器单元的目标电平。述相应存储器单元的目标电平。述相应存储器单元的目标电平。

【技术实现步骤摘要】
用于编程验证操作的存储器装置
[0001]相关申请
[0002]本申请要求2020年12月23日提交的第63/129,693号美国临时申请的权益，所述美国临时申请特此以全文引用的方式并入本文。


[0003]本公开大体上涉及存储器，且具体地说，在一或多个实施例中，本公开涉及用于多层级编程验证操作的存储器装置。

技术介绍

[0004]存储器(例如，存储器装置)通常在计算机或其它电子装置中提供为内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
[0005]快闪存储器已发展成用于广泛范围的电子应用的受欢迎的非易失性存储器来源。快闪存储器通常使用支持高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅或电荷阱)或其它物理现象(例如，相变或偏振)进行编程(这通常被称作写入)，存储器单元的阈值电压(Vt)的改变会确定每个存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的使用在持续扩增。
[0006]NAND快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列经布置以使得阵列中的一行中的每个存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包含在一对选择门之间(例如在源极选择晶体管与漏极选择晶体管之间)串联连接在一起的存储器单元串(通常被称为NAND串)。每个源极选择晶体管可连接到源极，而每个漏极选择晶体管可连接到数据线，如列位线。在存储器单元串与源极之间和/或在存储器单元串与数据线之间使用多于一个选择门的变型是已知的。
[0007]在对存储器进行编程时，存储器单元一般可被编程为通常称为单层级单元(SLC)或多层级单元(MLC)的存储器单元。SLC可使用单个存储器单元来表示一个数字(例如，一位)数据。举例来说，在SLC中，2.5V的Vt可指示经编程存储器单元(例如，表示逻辑0)，而
‑
0.5V的Vt可指示经擦除单元(例如，表示逻辑1)。举例来说，SLC中的经擦除状态可由小于或等于0V的任何阈值电压表示，而经编程数据状态可由大于0V的任何阈值电压表示。
[0008]MLC使用多于两个的Vt范围，其中每个Vt范围指示不同数据状态。如通常已知，例如死区(dead space)的裕量(例如，某一伏数)可分开相邻Vt范围，例如，以促进数据状态之间的区分。多层级单元可通过将位模式指派到特定Vt范围来利用传统非易失性存储器单元的模拟性质。虽然MLC通常使用存储器单元来表示二进制数的数据状态(例如，4、8、16、...)中的一个数据状态，但操作为MLC的存储器单元可用于表示非二进制数的数据状态。举例来
说，在MLC使用三个Vt范围的情况下，两个存储器单元可用于共同地表示八个数据状态中的一个数据状态。
[0009]在对MLC存储器进行编程时，通常使用多于一个遍次来编程数据值，例如，在每个遍次中编程一或多个数字。举例来说，在四层级MLC(通常简单地称为MLC)中，可在第一遍次中将通常称作下部页(lower page，LP)数据的例如最低有效位(LSB)的第一数字编程到存储器单元，由此产生两个(例如，第一和第二)阈值电压范围。随后，可在第二遍次中将通常称作上部页(upper page，UP)数据的例如最高有效位(MSB)的第二数字编程到存储器单元，通常将在第一阈值电压范围中的那些存储器单元的某一部分移动到第三阈值电压范围中，且将在第二阈值电压范围中的那些存储器单元的某一部分移动到第四阈值电压范围中。类似地，八层级MLC(通常称作TLC)可表示包含以下的三个位的位模式：第一数字，例如，最低有效位(LSB)或下部页(LP)数据；第二数字，例如，上部页(UP)数据；以及第三数字，例如，最高有效位(MSB)或额外页(extra page，XP)数据。在对TLC进行操作时，可在第一遍次中将LP数据编程到存储器单元，从而产生两个阈值电压范围，继而在第二遍次中将UP数据和XP数据编程到存储器单元，从而产生八个阈值电压范围。类似地，十六层级MLC(通常称作QLC)可表示四个位的位模式，且32层级MLC(通常称作PLC)可表示五个位的位模式。
[0010]在编程验证操作期间，感测正编程的存储器单元的阈值电压以确定所述存储器单元是否已被编程到其目标阈值电压。通常，对于MLC存储器，对每个阈值电压(例如，电平)的感测操作用于确定存储器单元是否已被编程到其目标阈值电压。随着层级的数目增大，在编程验证操作期间的这些感测操作的数目也可能增大，由此增加存储器单元的总体编程时间。

技术实现思路

[0011]在一个方面，本申请涉及一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，所述多个存取线中的每个存取线连接到所述多个串联连接的存储器单元串中的每个串联连接的存储器单元串的相应存储器单元的控制栅极；共同源极；多个数据线，其中所述多个串联连接的存储器单元串中的每个串联连接的存储器单元串选择性地电连接在所述共同源极与所述多个数据线中的相应数据线之间；多个屏蔽线，其与所述多个数据线交错；以及控制逻辑，其经配置以实施对耦合到所述多个存取线中的选定存取线的相应存储器单元的编程验证操作，所述编程验证操作包括：将所述多个屏蔽线充电到第一电压电平；在所述多个屏蔽线充电到所述第一电压电平的情况下将所述共同源极充电到第二电压电平；将所述选定存取线充电到第三电压电平；在所述共同源极充电到所述第二电压电平且所述选定存取线充电到所述第三电压电平的情况下，将所述多个屏蔽线放电到小于所述第一电压电平的第四电压电平；以及感测所述多个数据线中的每个数据线上的电压电平以确定耦合到所述选定存取线的每个相应存储器单元是否已被编程到所述相应存储器单元的目标电平。
[0012]在另一方面，本申请涉及一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，所述多个存取线中的每个存取线连接到所述多个串联连接的存储器单元串中的每个串联连接的存储器单元串的相应存储器单元的控制栅极；共同源极；多个数据线，其中所述多个串联连接的存储器单元串中的每个串联连接的存
储器单元串选择性地电连接在所述共同源极与所述多个数据线中的相应数据线之间；屏蔽板，其与所述多个数据线相邻；以及控制逻辑，其经配置以实施对耦合到所述多个存取线中的选定存取线的相应存储器单元的编程验证操作，所述编程验证操作包括：将所述屏蔽板充电到第一电压电平；在所述屏蔽板充电到所述第一电压电平的情况下将所述共同源极充电到第二电压电平；将所述选定存取线充电到第三电压电平；在所述共同源极充电到所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，所述多个存取线中的每个存取线连接到所述多个串联连接的存储器单元串中的每个串联连接的存储器单元串的相应存储器单元的控制栅极；共同源极；多个数据线，其中所述多个串联连接的存储器单元串中的每个串联连接的存储器单元串选择性地电连接在所述共同源极与所述多个数据线中的相应数据线之间；多个屏蔽线，其与所述多个数据线交错；以及控制逻辑，其经配置以实施对耦合到所述多个存取线中的选定存取线的相应存储器单元的编程验证操作，所述编程验证操作包括：将所述多个屏蔽线充电到第一电压电平；在所述多个屏蔽线充电到所述第一电压电平的情况下将所述共同源极充电到第二电压电平；将所述选定存取线充电到第三电压电平；在所述共同源极充电到所述第二电压电平且所述选定存取线充电到所述第三电压电平的情况下，将所述多个屏蔽线放电到小于所述第一电压电平的第四电压电平；以及感测所述多个数据线中的每个数据线上的电压电平以确定耦合到所述选定存取线的每个相应存储器单元是否已被编程到所述相应存储器单元的目标电平。2.根据权利要求1所述的存储器装置，其中所述多个屏蔽线电容耦合到所述多个数据线。3.根据权利要求2所述的存储器装置，其中所述多个数据线中的数据线与所述多个屏蔽线中的屏蔽线之间的电容耦合比大于所述多个数据线中的第一数据线与所述多个数据线中的第二数据线之间的电容耦合比。4.根据权利要求1所述的存储器装置，其中所述控制逻辑经配置以感测所述多个数据线中的每个数据线上的所述电压电平以确定耦合到所述选定存取线的每个相应存储器单元是否已被编程到在所述第三电压电平与所述第三电压电平减去所述第二电压电平之间的范围内的所述相应存储器单元的选定目标电平。5.根据权利要求1所述的存储器装置，其中所述第二电压电平包括升高电源电压电平。6.根据权利要求1所述的存储器装置，其中所述控制逻辑经配置以在感测所述多个数据线中的每个数据线上的所述电压电平之前将所述多个屏蔽线放电到小于所述第四电压电平的第五电压电平。7.根据权利要求1所述的存储器装置，其中所述第一电压电平小于所述第二电压电平，且所述第三电压电平小于或等于所述第二电压电平。8.根据权利要求1所述的存储器装置，其中在所述编程验证操作之前，所述控制逻辑经配置以将编程脉冲施加于所述选定存取线。9.一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，所述多个存取线中的每个存取线连接到所述多个串联连接的存储器单元串中的每个串联连接的存储器单元串的相应存储器单元的控制栅极；
共同源极；多个数据线，其中所述多个串联连接的存储器单元串中的每个串联连接的存储器单元串选择性地电连接在所述共同源极与所述多个数据线中的相应数据线之间；屏蔽板，其与所述多个数据线相邻；以及控制逻辑，其经配置以实施对耦合到所述多个存取线中的选定存取线的相应存储器单元的编程验证操作，所述编程验证操作包括：将所述屏蔽板充电到第一电压电平；在所述屏蔽板充电到所述第一电压电平的情况下将所述共同源极充电到第二电压电平；将所述选定存取线充电到第三电压电平；在所述共同源极充电到所述第二电压电平且所述选定存取线充电到所述第三电压电平的情况下，将所述屏蔽板放电到小于所述第一电压电平的第四电压电平；以及感测所述多个数据线中的每个数据线上的电压电平以确定耦合到所述选定存取线的每个相应存储器单元是否已被编程到所述相应存储器单元的目标电平。10.根据权利要求9所述的存储器装置，其中所述屏蔽板电容耦合到所述多个数据线。11.根据权利要求10所述的存储器装置，其中所述多个数据线中的每个数据线与所述屏蔽板之间的电容耦合比大于所述多个数据线中的第一数据线与所述多个数据线中的第二数据线之间的电容耦合比。12.根据权利要求9所述的存储器装置，其中所述控制逻辑经配置以感测所述多个数据线中的每个数据线上的所述电压电平以确定耦合到所述选定存取线的每个相应存储器单元是否已被编程到在所述第三电压电平与所述第三电压电平减去所述第二电压电平之间的范围内的所述相应存储器单元的选定目标电平。13.根据权利要求9所述的存储器装置，其中所述第二电压电平包括升高电源电压电平。14.根据权利要求9所述的存储器装置，其中所述控制逻辑经配置以在感测所述多个数据线中的每个数据线上的所述电压电平之前将所述屏蔽板放电到小于所述第四电压电...

【专利技术属性】
技术研发人员：蒲田佳彦，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：