具有基板嵌入光波导的绝缘体上硅芯片结构和方法技术

本发明专利技术公开一种具有基板嵌入光波导的绝缘体上硅(SOI)芯片结构和方法。在所述方法中，在形成SOI结构的晶圆接合工艺之前，在块体基板中的沟槽内形成光波导。随后，可执行前段工艺(FEOL)以在硅层中和/或上方形成附加光学装置和/或电子装置。通过在晶圆接合之前将光波导嵌入基板中而不是在FEOL工艺期间形成它，避免了对光波导的核心层的尺寸的严格限制。基板嵌入光波导的核心层可以相对较大，使得截止波长可以相对较长。因此，与FEOL光波导相比，这种基板嵌入光波导为SOI芯片结构带来了不同的功能。能。能。

【技术实现步骤摘要】
具有基板嵌入光波导的绝缘体上硅芯片结构和方法


[0001]本专利技术涉及集成电路(IC)，更具体地，涉及具有至少一个光波导(optical waveguide)的绝缘体上硅(silicon
‑
on
‑
insulator；SOI)芯片结构的实施例，以及形成SOI芯片结构的方法的实施例。

技术介绍

[0002]集成电路(IC)芯片可以结合光学装置和电子装置两者的组合。这种芯片可以是块体(bulk)半导体(例如，块体硅)芯片结构或绝缘体上半导体(例如，绝缘体上硅(SOI))芯片结构。与SOI芯片结构相关联的优点包括但不限于改进的绝缘、改进的辐射容限和降低的寄生电容。与SOI芯片结构相关联的一个缺点涉及将光学装置和电子装置两者集成到同一SOI芯片结构中。具体地，在具有光学装置和电子装置两者的SOI芯片结构中，光波导的核心层的最大尺寸可以受到其他临界尺寸(critical dimensions；CDs)的限制。不幸的是，由于光波导的核心层的尺寸决定了所述光波导的特性，包括截止(cut
‑
off)波长(即，可由波导传播的任何光信号的最大波长)，因此对核心层的尺寸的任何限制也会影响功能性。

技术实现思路

[0003]公开了绝缘体上硅(SOI)芯片结构的实施例。该结构可以包括基板。沟槽可以从该基板的顶面向底面延伸到该基板中。该结构还可以包括在沟槽内的基板嵌入(substrate
‑
embedded)光波导(本文称为第一波导)。第一波导可包括衬设于沟槽内的包覆(cladding)层和在包覆层上的核心(core)层，使得核心层的底面和侧面被包覆层包覆。该结构还可以包括位于该基板的顶面上并横向延伸到该第一波导上面的绝缘层。该结构还可以包括绝缘层上的硅层和一个或多个前段工艺(front
‑
end
‑
of
‑
the
‑
line；FEOL)装置，该前段工艺(FEOL)装置具有硅层中和/或硅层上方(即绝缘层上方)的组件。FEOL装置可包括例如附加光学装置和/或电子装置。
[0004]本文还公开了用于形成上述SOI芯片结构的方法实施例。通常，所述方法可以包括提供基板。可以在该衬底中形成从顶面向底面延伸的沟槽。可在该沟槽中形成基板嵌入光波导(本文中称为第一波导)，使得其包括包覆层和核心层。包覆层可以沿该沟槽的底部和侧壁衬设。该核心层可以位于该包覆层上的沟槽内，使得其底部和侧面被该包覆层包覆。绝缘层可以形成在基板的顶面上，使得其覆盖第一波导。在形成该绝缘层之后，可以在该绝缘层上形成硅层。在该绝缘层上形成该硅层之后，可以执行FEOL工艺以形成在硅层中和/或硅层上方(即，绝缘层上方)具有组件的一个或多个FEOL装置(例如，附加光学装置和/或电子装置)。
附图说明
[0005]通过以下参考附图的详细描述，本专利技术将得到更好的理解，这些附图不一定按比例绘制，其中：
[0006]图1为具有光学和电子装置区域的芯片结构的横截面图；
[0007]图2A至图2B分别示出了具有基板嵌入光波导的绝缘体上硅(SOI)芯片结构的实施例的不同横截面图AA和BB；
[0008]图2C为图2A至图2B(如上所述)的横截面图AA和BB方向以及图3A至图3B(如下所述)的示例性布局图；
[0009]图3A至图3B分别是不同的横截面图AA和BB，示出了具有基板嵌入光波导的SOI芯片结构的另一实施例；
[0010]图4为具有基板嵌入光波导的SOI芯片结构的另一实施例的截面示意图；
[0011]图5为所揭示方法实施例的流程图；
[0012]图6和图7为根据图5的流程图形成的部分完成结构的横截面图；
[0013]图8至图10为根据图5的流程图的工艺流程A形成的部分完成结构的横截面图；以及
[0014]图11至图21为根据图5的流程图的工艺流程B形成的部分完成结构的横截面图；
[0015]主要组件符号说明
[0016]100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘体上硅(SOI)芯片结构
[0017]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
基板
[0018]102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘层
[0019]104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
层间介电(ILD)材料
[0020]105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浅沟槽隔离(STI)区域
[0021]106
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
硅(Si)层
[0022]110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光学装置区域
[0023]112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光电探测器
[0024]113
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
硅(Si)波导
[0025]114
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氮化硅(SiN)波导
[0026]120
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电子装置区域
[0027]122
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
场效应晶体管(FET)
[0028]200.1至200.3
ꢀꢀꢀꢀꢀ
绝缘体上硅(SOI)芯片结构
[0029]201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
基板
[0030]202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘层
[0031]203
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
蚀刻停止层
[0032]204
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
层间介电(ILD)材料
[0033]205
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浅沟槽隔离(STI)区域
[0034]206
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
硅(Si)层
[0035]210
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光学装置区域
[0036]212
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光电探测器
[0037]213
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三波导
[0038]214a,214b
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二波导
[0039]220
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电子装置区域
[0040]222
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
场效应晶体管(FET)
[0041]250
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一波导
[0042]251
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
包覆层
[0043]251l
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
下包覆层
[0044]251本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，包括：基板；第一波导，其位于该基板的沟槽中，其中，该第一波导包括衬设该沟槽的包覆层以及位于该包覆层上的核心层；绝缘层，其位于该基板上并横向延伸至该第一波导上面；以及硅层，其位于该绝缘层上。2.根据权利要求1所述的结构，其中，该基板包括硅，其中，该第一波导的该包覆层包括氧化物包覆层，以及其中，该第一波导的该核心层包括不同于该氧化物包覆层的氮化硅核心层和氧化物核心层中的任一个。3.根据权利要求1所述的结构，其中，该包覆层包括具有位于该沟槽的底部上的下包覆层和在该下包覆层上方并横向连接该沟槽的侧壁的上包覆层的多层包覆层。4.根据权利要求1所述的结构，还包括：绝缘区域，其位于该第一波导上方的该硅层中；以及至少一第二波导，其位于该绝缘区域上方。5.根据权利要求4所述的结构，其中，该第二波导的核心层覆盖该第一波导的该核心层。6.根据权利要求5所述的结构，还包括：延伸穿过该绝缘区域和该绝缘层的波导延伸件，其中，该第一波导的该核心层和该第二波导的该核心层与该波导延伸件接触。7.根据权利要求4所述的结构，其中，该第二波导的核心层与该第一波导的该核心层完全偏移。8.根据权利要求4所述的结构，其中，该第二波导的核心层的尺寸小于该第一波导的该核心层的尺寸。9.根据权利要求4所述的结构，还包括：第三波导，其中，该第三波导的核心层包括该硅层的一部分。10.根据权利要求1所述的结构，还包括：包括该硅层的一部分的附加光学装置。11.根据权利要求1所述的结构，还包括：包括该硅层的一部分的电子装置。12.根据权利要求1所述的结构，其中，该基板具有附加沟槽，其中，该结构还包括该附加沟槽中的绝缘区域，以及其中，该绝缘层还横向延伸至该绝缘区域上面。13.一种方法，包括：形成波导于基板的沟槽中，其中，该波导包括衬设该沟槽的...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：