用于纳米线晶体管的局部化间隔体及制造方法技术

一种晶体管包括在第二沟道层上方的第一沟道层、耦合到第一沟道层和第二沟道层的第一端的外延源极结构、以及耦合到第一沟道层和第二沟道层的第二端的外延漏极结构。晶体管包括在外延源极结构与外延漏极结构之间的栅极，其中，栅极在第一沟道层之上并且在第一沟道层与第二沟道层之间。晶体管包括第一材料的第一间隔体，在第一沟道层和第二沟道层之间。第一间隔体具有在栅极与外延源极结构之间以及在栅极与外延漏极结构之间的至少一个凸面侧壁。晶体管还包括在第一沟道层之上的具有基本上垂直的侧壁的第二间隔体，该第二间隔体具有第二材料。材料。材料。

【技术实现步骤摘要】
用于纳米线晶体管的局部化间隔体及制造方法

技术介绍

[0001]过去几十年来，集成电路中特征的不断缩小一直是日益增长的半导体工业背后的驱动力。缩小到越来越小的特征实现了功能单元在半导体芯片的有限基板面积(real estate)上增大的密度。例如，当诸如关断状态泄漏、亚阈值斜率或栅极控制之类的设备度量指标受到不利影响时，对包括硅沟道的这种晶体管的缩小变得更有挑战性。基于硅纳米线的晶体管提供了一种途径来缩小基于硅的晶体管的尺寸，同时改善了栅极控制并减轻了诸如关断状态漏电流之类的问题。虽然间距缩小可以增大晶体管密度，但是晶体管之间的间隔可以阻碍对纳米线沟道之间的电介质间隔体的集成。电介质间隔体对于防止栅极与源极或漏极之间的短路是必要的。因此，需要在纳米线晶体管中的间隔体形成的领域中进行开发。
附图说明
[0002]在附图中通过示例而非限制的方式示出了本文所述的材料。为了示出的简单和清楚，图中所示的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可能相对于其他元件被夸大。而且，为了讨论的清楚，各种物理特征可以以它们的简化的“理想”形式和几何形状来进行表示，但是仍然应当理解，实际的实施方式可以仅近似于所示出的理想情况。例如，在不考虑由纳米制造技术所形成结构的有限粗糙度、圆角和不完美角交叉特性的情况下，可以绘制平滑表面和直角交叉。此外，在认为适当的情况下，在各个图中重复附图标记以指示对应或类似的元件。
[0003]图1A是根据本公开内容的实施例的包括形成在衬底之上的多条纳米线的晶体管的截面图。
[0004]图1B是具有不同曲率大小的相对表面的间隔体的截面图。
[0005]图1C是图1A的结构的一部分的实施例的放大截面图。
[0006]图1D是图1A中的间隔体的一部分的平面图。
[0007]图1E是图1A中的结构沿线A
‑
A
’
截取的截面图。
[0008]图1F是一对晶体管的截面图。
[0009]图2A是根据本公开内容的实施例的包括多条纳米线的晶体管的截面图。
[0010]图2B是一对晶体管的截面图。
[0011]图3是根据本公开内容的实施例的制造例如图1A中所示的纳米线晶体管的方法。
[0012]图4A是根据本公开内容的实施例的用于制造纳米线晶体管设备的材料层叠置体的截面图，其中材料层叠置体包括多个双层，其中双层中的每个双层包括在单晶硅层上的牺牲层。
[0013]图4B是通过图案化材料层叠置体而形成的块的截面图。
[0014]图4C是在形成虚设栅极结构之后的等距图，其中，虚设栅极结构形成在块的第一部分上。
[0015]图4D是在形成与虚设栅极结构相邻的电介质间隔体之后的图4C中的结构的等距
图。
[0016]图4E示出了在蚀刻材料层叠置体的未被间隔体或虚设栅极结构覆盖的部分的工艺之后的图4D的结构。
[0017]图5示出了横向间隔开的多个虚设栅极结构的截面图。
[0018]图6A示出了在去除多个双层中与单晶硅层相邻的牺牲层的工艺之后的图4E的结构。
[0019]图6B是图6A的结构的一部分沿线A
‑
A
’
的截面图。
[0020]图6C是示出了侧壁表面上的蚀刻效果的图6B的结构的一部分的放大截面图。
[0021]图6D是示出了垂直侧壁表面的图6B的结构的一部分的放大截面图。
[0022]图7A是在生长电介质间隔体的工艺之后的图6B的结构的等距图。
[0023]图7B示出了多个结构，例如图7B中所示的结构。
[0024]图8A示出了在形成外延源极结构和外延漏极结构之后的图7B的结构。
[0025]图8B示出了在外延源极结构和外延漏极结构上以及隔离区域上形成电介质之后的图8A的结构。
[0026]图9A示出了在去除虚设栅极结构和牺牲层在去除虚设栅极结构之后暴露的部分的工艺之后的图8B的结构。
[0027]图9B是图9A中的结构的等距图。
[0028]图10A示出了在多条纳米线中的每一条上形成栅极之后的图9A的结构，而图10B示出了在升高的源极结构上形成源极触点和在升高的漏极结构上形成漏极触点之后的图10A的结构。
[0029]图11A是在形成与块的暴露部分相邻的外延源极结构和外延漏极结构之后的图4E中的结构的等距图。
[0030]图11B是图11A的结构沿线A
‑
A
’
的截面图。
[0031]图12A示出了在外延源极结构和外延漏极结构上以及隔离区域上形成电介质之后的图11B的结构。
[0032]图12B示出了在去除多个双层中与单晶硅层相邻的牺牲层的工艺之后的图12A的结构。
[0033]图12C是在邻近于外延漏极结构和外延源极结构生长电介质间隔体的工艺之后的图12B的结构的等距图。
[0034]图13示出了多个结构，例如图12C中所示的结构。
[0035]图14示出了在多条纳米线中的每一条上形成栅极之后以及在升高的源极结构上形成源极触点和在升高的漏极结构上形成漏极触点之后的图12C 的结构。
[0036]图15A是根据本公开内容的实施例的与包括多条凹陷纳米线的晶体管耦合的存储器设备的截面图。
[0037]图15B是根据本公开内容实施例的磁性隧道结设备的截面图。
[0038]图15C是根据本公开内容的实施例的电阻随机存取存储器设备的截面图。
[0039]图16示出了根据本公开内容的实施例的计算设备。
[0040]图17示出了包括本公开内容的一个或多个实施例的集成电路(IC)结构
具体实施方式
[0041]描述了用于纳米线晶体管的局部化间隔体和制造方法。在以下描述中，阐述了许多具体细节，例如结构方案和详细的制造方法，以便提供对本公开内容的实施例的透彻理解。对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其他示例中，不太详细地描述了众所周知的特征，例如与纳米线晶体管相关联的操作，以免不必要地使本公开内容的实施例难以理解。此外，应当理解，图中所示的各种实施例都是说明性表示，而不一定按比例绘制。
[0042]在一些示例中，在以下描述中，以框图形式而非详细地示出众所周知的方法和设备，以避免使本公开内容难以理解。在整个说明书中，对“实施例”或“一个实施例”或“一些实施例”的引用表示结合实施例描述的特定特征、结构、功能或特性被包括在本公开内容的至少一个实施例中。因此，在本说明书全文中的各个部分出现的短语“在实施例中”或“在一个实施例中”或“一些实施例”不一定是指本公开内容的同一实施例。此外，特定的特征、结构、功能或特性可以以任何合适的方式组合在一个或多个实施例中。例如，第一实施例可以与第二实施例组合，只要与两个实施例相关联的特定特征、结构、功能或特性不是相互排斥的。
[0043]如在说明书和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管，包括：第一沟道层，在第二沟道层上方，其中，所述第一沟道层和所述第二沟道层包括单晶硅；外延源极结构，耦合到所述第一沟道层和所述第二沟道层的第一端；外延漏极结构，耦合到所述第一沟道层和所述第二沟道层的第二端；栅极，在所述外延源极结构与所述外延漏极结构之间，所述栅极在所述第一沟道层之上并且在所述第一沟道层与所述第二沟道层之间；具有至少一个凸面侧壁的第一间隔体，包括第一材料，所述第一间隔体在所述栅极与所述外延源极结构和所述外延漏极结构中的每一个之间，其中，所述第一间隔体还在所述第一沟道层和所述第二沟道层之间；以及第二间隔体，包括第二材料，所述第二间隔体在所述第一沟道层之上，其中，所述第二间隔体在所述栅极与所述外延源极结构和所述外延漏极结构中的每一个之间。2.根据权利要求1所述的晶体管，其中，所述晶体管在晶体管阵列中，其中，所述晶体管是所述晶体管阵列中的第一晶体管，其中，所述晶体管阵列包括基本上相同的第二晶体管，所述第二晶体管包括：第三沟道层；第四沟道层，在所述第三沟道层之上；以及第三间隔体，在所述第三沟道层与所述第四沟道层之间，其中，所述第三间隔体包括外凸面侧壁，其中，所述第三间隔体的所述外凸面侧壁与所述第一间隔体的外凸面侧壁横向地相距小于所述第二间隔体的横向厚度的两倍的距离，所述横向厚度是沿着所述第一沟道层的长度定义的。3.根据权利要求2所述的晶体管，其中，所述第一晶体管的所述外延漏极结构和所述第二晶体管的外延源极结构合并。4.根据权利要求3所述的晶体管，其中，所述外延源极结构和所述外延漏极结构包括硅和碳。5.根据权利要求1所述的晶体管，其中，所述第一间隔体包括硅、氧和碳，其中，碳与氧之比在3:1
‑
10:1之间。6.根据权利要求1所述的晶体管，其中，所述第二间隔体包括硅、碳、氧和氮，其中，碳的原子百分比在3
‑
5％之间，氧的原子百分比在25
‑
40％之间，并且氮的原子百分比在10
‑
20％之间。7.根据权利要求1
‑
6中任一项所述的晶体管，其中，所述凸面侧壁与所述外延源极结构或所述外延漏极结构相邻，并且其中，所述第一间隔体包括相对于最下第一间隔体表面的基本上垂直的侧壁，其中，所述基本上垂直的侧壁与所述栅极相邻并且与所述凸面侧壁相对。8.根据权利要求1
‑
6中任一项所述的晶体管，其中，所述第一间隔体包括与所述栅极相邻的第一凸面侧壁和与所述源极和所述漏极结构相邻的第二凸面侧壁。9.根据权利要求8所述的晶体管，其中，所述第二凸面侧壁在所述源极或所述漏极结构的主体内。10.根据权利要求1
‑
6中任一项所述的晶体管，其中，所述第一间隔体包括沿着所述第
一沟道层或所述第二沟道层的长度的第一横向厚度，并且其中，所述第二间隔体包括沿着所述第一沟道层或所述第二沟道层的所述长度的第二横向厚度，并且其中，所述第一横向厚度在9nm和15nm之间，并且所述第二横向厚度在9nm和12nm之间。11.根据权利要求10所述的晶体管，其中，所述第一横向厚度大于或小于所述第二横向厚度。12.根据权利要求1
‑
6中任一项所述的晶体管，其中，所述外延源极结构从所述第一沟道层的所述第一端延伸到所述第二沟道层，并且其中，所述外延漏极结构从所述第一沟道层的所述第二端延伸到所述第二沟道层，并且其中，所述外延源极结构和所述外延漏极结构包括Si...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：