半导体器件及其形成方法技术

提供了半导体器件及其形成方法。半导体器件包括：第一衬底；电容器，位于第一衬底内；二极管结构，位于邻近电容器的第一衬底内；以及第一互连结构，位于电容器和二极管结构上方。第一互连结构的第一导电通孔将电容器电耦接至二极管结构。至二极管结构。至二极管结构。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]半导体器件用于各种电子应用中，诸如例如，个人计算机、手机、数码相机和其它电子设备。半导体器件通常通过在半导体衬底上方依次沉积材料的绝缘层或介电层、导电层和半导体层以及使用光刻和蚀刻工艺图案化各个材料层以在其上形成电路组件和元件来制造。
[0003]半导体工业通过不断减小最小部件尺寸来不断提高各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成至给定区域中。但是，随着最小部件尺寸的减小，在所使用的工艺的每个内出现了额外的问题，并且应该解决这些额外的问题。

技术实现思路

[0004]本申请的一些实施例提供了一种半导体器件，包括：第一衬底；电容器，位于所述第一衬底内；二极管结构，位于邻近所述电容器的所述第一衬底内；以及第一互连结构，位于所述电容器和所述二极管结构上方，其中，所述第一互连结构的第一导电通孔将所述电容器电耦接至所述二极管结构。
[0005]本申请的另一些实施例提供了一种半导体器件，包括：第一衬底；二极管结构，位于所述第一衬底内；第一互连结构，位于所述二极管结构和所述第一衬底上方；以及电容器，位于所述第一互连结构内，其中，所述第一互连结构的第一导电通孔将所述电容器电耦接至所述二极管结构。
[0006]本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在第一衬底中形成电容器；在所述第一衬底中形成邻近所述电容器的二极管结构；以及在所述电容器和所述二极管结构上方形成第一互连结构，其中，所述第一互连结构的第一导电通孔将所述电容器电耦接至所述二极管结构。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1示出了根据一些实施例的半导体器件的截面图。
[0009]图2至图6示出了根据一些实施例的半导体器件的制造的各个中间阶段的截面图。
[0010]图7示出了根据一些实施例的二极管结构的截面图。
[0011]图8示出了根据一些实施例的二极管结构的截面图。
[0012]图9示出了根据一些实施例的二极管结构的截面图。
[0013]图10示出了根据一些实施例的二极管结构的截面图。
[0014]图11示出了根据一些实施例的二极管结构的截面图。
[0015]图12示出了根据一些实施例的二极管结构的截面图。
[0016]图13示出了根据一些实施例的半导体器件的截面图。
[0017]图14至图18示出了根据一些实施例的半导体器件的制造的各个中间阶段的截面图。
[0018]图19示出了根据一些实施例的半导体器件的截面图。
[0019]图20示出了根据一些实施例的半导体器件的截面图。
[0020]图21示出了根据一些实施例的半导体器件的截面图。
[0021]图22示出了根据一些实施例的半导体器件的截面图。
[0022]图23示出了根据一些实施例的半导体器件的截面图。
[0023]图24至图27示出了根据一些实施例的堆叠半导体器件的制造的各个中间阶段的截面图。
[0024]图28示出了根据一些实施例的堆叠半导体器件的截面图。
[0025]图29示出了根据一些实施例的堆叠半导体器件的截面图。
[0026]图30示出了根据一些实施例的堆叠半导体器件的截面图。
[0027]图31示出了根据一些实施例的堆叠半导体器件的截面图。
[0028]图32示出了根据一些实施例的堆叠半导体器件的截面图。
[0029]图33示出了根据一些实施例的堆叠半导体器件的截面图。
[0030]图34示出了根据一些实施例的堆叠半导体器件的截面图。
[0031]图35示出了根据一些实施例的堆叠半导体器件的截面图。
[0032]图36示出了根据一些实施例的堆叠半导体器件的截面图。
[0033]图37示出了根据一些实施例的堆叠半导体器件的截面图。
[0034]图38示出了根据一些实施例的堆叠半导体器件的截面图。
[0035]图39示出了根据一些实施例的堆叠半导体器件的截面图。
[0036]图40示出了根据一些实施例的堆叠半导体器件的截面图。
[0037]图41示出了根据一些实施例的堆叠半导体器件的截面图。
[0038]图42示出了根据一些实施例的堆叠半导体器件的截面图。
具体实施方式
[0039]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0040]此外，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
上方”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元
件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0041]将针对具体上下文，即堆叠半导体器件及其形成方法来描述实施例。各个实施例允许在堆叠半导体器件中形成额外的放电路径，以减少或避免在形成堆叠半导体器件时实施的等离子体工艺(诸如例如，在形成衬底通孔期间实施的等离子体蚀刻工艺或在用于形成堆叠半导体器件的接合工艺期间实施的等离子体工艺)期间由于静电放电而导致的堆叠半导体器件的各个组件(诸如例如，无源器件和有源器件)的烧毁和电路短路。在一些实施例中，额外的放电路径可以包括导电通孔、二极管结构或它们的组合。通过各个实施例实现的优势包括：防止对堆叠半导体器件的各个组件的损坏；提高堆叠半导体器件的组件的性能；提高堆叠半导体器件的性能；提高堆叠半导体器件的良率；以及允许容易扩展至下一代堆叠半导体器件。
[0042]图1示出了根据一些实施例的半导体器件100的截面图。在一些实施例中，半导体器件100是晶圆级结构。在这样的实施例中，图1示出了半导体器件100的部分。在其它实施例中，半导体器件100是管芯级结构。在这样的实施例中，半导体器件100可以形成为晶圆级结构并且随后被分割成多个管芯级结构。
[0043]在一些实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一衬底；电容器，位于所述第一衬底内；二极管结构，位于邻近所述电容器的所述第一衬底内；以及第一互连结构，位于所述电容器和所述二极管结构上方，其中，所述第一互连结构的第一导电通孔将所述电容器电耦接至所述二极管结构。2.根据权利要求1所述的半导体器件，其中，所述第一衬底是p型衬底，并且其中，所述二极管结构包括所述第一衬底内的第一n型阱。3.根据权利要求2所述的半导体器件，其中，所述二极管结构还包括所述第一n型阱内的p型阱。4.根据权利要求3所述的半导体器件，其中，所述二极管结构还包括所述p型阱内的第二n型阱。5.根据权利要求1所述的半导体器件，还包括延伸穿过所述第一衬底并且进入所述第一互连结构的第二导电通孔。6.根据权利要求1所述的半导体器件，还包括位于所述第一互连结构上方的第一焊盘。7.根据权利要求6所述的半导体...

【专利技术属性】
技术研发人员：高敏峰，杨敦年，刘人诚，林杏芝，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：