射频功率封装和射频功率器件制造技术

本发明专利技术涉及一种射频RF功率封装和RF功率器件。该RF功率器件包括此RF功率封装。更特别地，本发明专利技术涉及一种RF功率封装，其中ESD器件布置在封装主体或壳体内部。根据本发明专利技术，ESD器件提供在封装内部并且布置在RF功率封装的端子上。以此方式，能够更好地保护RF功率封装内的放大电路的ESD感测触点免受ESD损坏，即便是在RF功率封装时。RF功率封装时。RF功率封装时。

【技术实现步骤摘要】
射频功率封装和射频功率器件


[0001]本专利技术涉及一种射频(radiofrequency，RF)功率封装和射频功率器件。更 特别地，本专利技术涉及一种RF功率封装，其中静电释放(electrostatic discharge， ESD)器件布置在封装主体或壳体内部。该RF功率器件包括此RF功率封装。

技术介绍

[0002]RF功率封装是本领域已知的。这些RF功率封装配置为对在从100kHz至 40GHz的频率上、处于1W和5kW范围内的各水平上的功率进行传递。这些封 装包括多个端子，通过这些端子输入或输出电信号，并且通过这些端子提供功 率或接地。
[0003]RF功率封装安装在印刷电路板(printed circuit board，PCB)上。此板是更 大的RF功率器件的一部分。此器件包括电触点，从器件的外部可以到达这些 电触点。这些触点可以暴露在静电释放事件中。这些释放事件的结果是，RF功 率器件的诸如RF功率封装之类的组件可能被损坏。
[0004]器件在高静电电压应力下的性能能够使用诸如充电器件模型或人体模型之 类的模型来确定。使用人体模型，可以对人接触器件时发生的静电释放ESD进 行模拟。例如，根据JEDEC JS
‑
001标准，人体可以被建模为100pF的电容器和 1500Ohm的放电电阻器。在测试期间，将电容器充电至放电电压，例如2kV， 并且之后通过布置为与期间的一端子串联的放电电阻器对电容器放电。
[0005]通常，器件应当满足特定ESD要求，此ESD要求与该器件在不因为ESD 相关损坏而造成故障的情况下应当能够承受的放电电压水平有关。
[0006]任何器件的ESD性能主要是由布置在其内部的电子线路确定的。RF功率 封装包括诸如场效应晶体管(field
‑
effect transistor，FET)之类的放大线路，以 及用于阻抗匹配和/或偏置的无源线路。这些组件中的每一个均易受到ESD损 坏。
[0007]近来，氮化镓(gallium nitride，GaN)已经出现作为有希望用于实现RF 功率放大器件的材料。在这些器件中，所使用的基于GaN的功率FET包括栅 极、源极和漏极触点。栅极触点是由具有小于反向偏置的小漏电流的肖特基接 触形成的。
[0008]小于反向偏置的相对小的漏电流使得GaN FET易于受到ESD相关损坏。 例如，若人体模型(human body model，HBM)测试是通过在源极触点或漏极 触点处施加正电压且将栅极触点接地来进行的，则仅放电电压的一小部分落在 放电电阻器上，而反向偏置的肖特基二极管表现出高串联电阻。由此，在源极 或漏极触点处可能出现过高的电压，且GaN FET可能击穿。
[0009]RF功率封装是本领域已知的。实例性的RF功率封装包括封装主体或壳体、 以及至少部分布置在封装主体或壳体中的导电基底。该RF功率封装还包括半 导体裸片，半导体裸片安装在导电基底上且布置在封装主体或壳体中，其中， 半导体裸片包括放大电路，放大电路具有用于输入或输出电信号的ESD感测触 点。RF功率封装此外还包括多个端子，多个端子与导电基底物理分离，并且每 个端子包括在封装主体或壳体外部提供的第一端子表
面以及在封装主体或壳体 内部提供的第二端子表面，其中，多个端子中的一端子构成RF端子，RF端子 配置用于输入待放大电路放大的信号或输出经放大电路放大的信号。RF端子通 过RF端子连接线点连接至ESD感测触点。
[0010]已知的RF功率封装配置为安装在PCB上。通常在PCB上布置ESD器件 以提供所需的ESD保护。这些器件通常包括第一ESD触点和第二ESD触点。 在工作器件，第一ESD触点和第二ESD触点中的一个接地，而第一ESD触点 和第二ESD触点中的另一个直接或通过其它组件连接至需要ESD保护的RF功 率封装。ESD器件阻止或限制与放电相关的任何ESD脉冲到达ESD感测触点。
[0011]ESD器件可以包括布置在第一ESD触点和第二ESD触点之间的多个二极 管、晶体管或硅可控整流器。例如，一个或多个二极管能够布置为，二极管的 阳极连接至第一ESD触点且二极管的阴极连接至第二ESD触点；而一个或多 个其它二极管能够配置为，二极管的阳极连接至第二ESD触点且二极管的阴极 连接至第一ESD触点。以此方式，针对在要保护的端子处发生的正电压和负电 压，能够提供低欧姆放电路径。通过提供低欧姆放电路径，放电电流的大部分 将流过ESD器件，由此保护具有ESD感测触点的器件或组件。
[0012]申请人发现，将已知的RF功率封装的安装过程可能会失败。申请人还发 现，这样的失败能够归因于在安装已知的RF功率封装时发生的ESD损坏。

技术实现思路

[0013]本专利技术的目的在于提供一种RF功率封装，该RF功率封装能够在消除或至 少降低ESD损坏风险的情况下安装或操纵。
[0014]根据本专利技术，该目标通过如权利要求1中限定的RF功率封装实现，并且 特征在于，RF功率封装还包括ESD器件，ESD器件用于保护放大电路免受由 静电放电引起的损坏。ESD器件包括第一ESD触点和第二ESD触点。此外， 多个端子中的一端子构成安装MNT端子，ESD器件安装在MNT端子上。第一 ESD触点通过第一ESD连接线直接或通过RF端子连接线的至少一部分间接电 连接至放大电路的ESD感测触点，并且第二ESD触点在使用时电接地。
[0015]根据本专利技术，ESD器件被提供在封装内部，并且布置在RF功率封装的端 子上。以此方式，能够更好地保护放大电路的ESD感测触点免受ESD损坏， 即便是在安装RF功率封装时。
[0016]导电基底能够配置为至少在使用时电接地。此外或替选地，多个端子中的 一端子可以构成接地GND端子，GND端子在使用时电接地。此GND端子优 选布置为邻近MNT端子。ESD器件的第二ESD触点可以通过第二ESD连接 线电连接至GND端子或电连接至导电基底。
[0017]第一ESD连接线可以包括与RF端子连接线共享的公共部分，以及在公共 部分的一端和第一ESD触点之间延伸的独立部分。向ESD器件看去在公共部 分的端子处的阻抗优选远大于自从放大电路看出来公共部分的端子处的阻抗。 以此方式，ESD器件并不显著影响RF功率封装的RF性能。若对阻抗进行估计， 这尤其对RF功率封装的通常在100kHz和40GHz的范围内的工作频率进行保 持。
[0018]放大电路可以包括场效应晶体管FET，例如，基于氮化镓的FET或基于硅 的横向双扩散金属氧化物半导体(laterally diffused metal oxide semiconductor， LDMOS)晶体管。在此情况下，放大电路的ESD感测触点电连接至FET的栅 极或漏极，或由FET的栅极或漏
极形成。此外或替选地，放大电路的ESD感 测触点能够是电连接至FET的漏极或栅极处的键合焊盘或键合条。此外，RF 端子连接线可以包括RF键合线，R本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频RF功率封装(1A
‑
1G；100)，包括：封装主体(110)或壳体；导电基底(10)，其至少部分布置在所述封装主体或壳体中；半导体裸片(30)，其安装在所述导电基底上且布置在所述封装主体或壳体中，所述半导体裸片包括放大电路，所述放大电路具有用于输入或输入电信号的静电放电ESD感测触点；多个端子(20)，其与所述导电基底物理分离，并且每个端子包括在所述封装主体或壳体外部提供的第一端子表面以及在所述封装主体或壳体内部提供的第二端子表面，其中，所述多个端子中的一端子构成RF端子(RF1，RF2)，所述RF端子配置用于输入待所述放大电路放大的信号或输出经所述放大电路放大的信号，所述RF端子通过RF端子连接线电连接至所述ESD感测触点；其特征在于，所述RF功率封装还包括ESD器件(60)，所述ESD器件用于保护所述放大电路免受由静电放电引起的损坏，其中，所述ESD器件包括第一ESD触点(61)和第二ESD触点(62)，其中，所述多个端子中的一端子构成其上安装有所述ESD器件的安装MNT端子(MNT)；其中，所述MNT端子是所述RF端子，并且其中，所述多个端子中的一端子构成接地GND端子(GND)，即在使用中电接地，其中，所述GND端子布置为邻近所述MNT端子，并且其中，所述第二ESD触点至少在使用时通过在所述第二ESD触点和所述GND端子之间延伸的键合线电接地，并且其中，所述第一ESD触点采用第一ESD连接线至少通过所述RF端子连接线的一部分电连接至所述ESD感测触点；或者其中，所述MNT端子是邻近所述RF端子的端子，其中，所述第一ESD触点采用第一ESD连接线至少通过所述RF端子连接线的一部分以及对所述第一ESD触点和所述RF端子进行电连接的键合线电连接至所述ESD感测触点，并且其中，所述第二ESD触点至少在使用时电接地。2.根据权利要求1所述的RF功率封装，其中，所述放大电路包括场效应晶体管FET，例如基于氮化镓的FET或基于硅的横向双扩散金属氧化物半导体LDMOS晶体管。3.根据权利要求2所述的RF功率封装，其中，所述放大电路的所述ESD感测触点电连接至所述FET的栅极或漏极，或者由所述FET的栅极或漏极形成。4.根据权利要求2或3所述的RF功率封装，其中，所述放大电路的所述ESD感测触点是电连接至所述FET的所述栅极或漏极处的键合焊盘或键合条，并且其中，所述RF端子连接线包括其一端键合至所述键合焊盘或键合条处的RF键合线。5.根据权利要求4所述的RF功率封装，其中，所述RF键合线的另一端键合至所述RF端子。6.根据权利要求4所述的RF功率封装，其中，所述RF端子连接线包括阻抗匹配网络，所述阻抗匹配网络包含所述RF键合线，所述阻抗匹配网络包括分流电容器，所述分流电容器具有非接地端子和接地端子，所述接地端子配置为至少在使用时电接地；其中，所述RF键合线的另一端键合至所述分流电容器的所述非接地端子，所述RF端子连接线包括位于所述分流电容器的所述非接地端子和所述RF端子之间的进一步的RF键合线。7.根据权利要求1至6中任一项所述的RF功率封装，其中，所述MNT端子是GND端子，或其中，所述MNT是所述多个端子中构成非连接NC端子的端子；其中，所述ESD器件包括ESD半导
体裸片，所述ESD半导体裸片上集成有ESD线路，并且所述ESD半导体裸片包括具有后表面的半导体基底，所述ESD半导体裸片经由所述后表面固定连接至所述MNT端子的所述第二表面，所述第一ESD触点和所述第二ESD触点布置在所述ESD半导体裸片的前表面，所述前表面与所述半导体基底的所述后表面相对。8.根据权利要求1至6中任一项所述的RF功率封装，其中，所述MNT端子是所述RF端子，其中，所述ESD器件包括ESD半导体裸片，所述ESD半导体裸片...

【专利技术属性】
技术研发人员：陶国桥，诸毅，约翰内斯，
申请(专利权)人：安普林荷兰有限公司，
类型：发明
国别省市：