本申请案涉及包含分层级堆叠的微电子装置以及相关电子系统及方法。一种微电子装置包括：堆叠结构，其包括布置在层级中的导电结构与绝缘结构的竖直交替序列，所述堆叠结构划分为通过狭槽结构彼此分离的块结构；存储器单元串，其竖直延伸穿过所述堆叠结构的所述块结构，所述存储器单元串个别地包括竖直延伸穿过所述堆叠结构的沟道材料；额外堆叠结构，其竖直上覆在所述堆叠结构上且包括布置在额外层级中的额外导电结构与额外绝缘结构的竖直序列；第一支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上，所述第一支柱中的每一者从对应存储器单元串的中心水平偏移；第二支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上；及额外狭槽结构，其包括介电材料，所述介电材料延伸穿过所述额外堆叠结构的至少一部分且将所述块结构中的每一者细分为子块结构，所述额外狭槽结构水平相邻于所述第一支柱。还描述了相关微电子装置、电子系统及方法。电子系统及方法。电子系统及方法。
【技术实现步骤摘要】
包含分层级堆叠的微电子装置及相关电子系统及方法
[0001]优先权主张
[0002]本申请案主张2020年12月18日申请的“包含包括由狭槽结构隔离的导电结构的分层堆叠的微电子装置及相关电子系统及方法(Microelectronic Devices Including Tiered Stacks Including Conductive Structures Isolated by Slot Structures,and Related Electronic Systems and Methods)”的序列号为17/127,971的美国专利申请案的申请日期的权益。
[0003]在各种实施例中，本公开大体上涉及微电子装置设计及制造领域。更具体来说，本公开涉及微电子装置及相关电子系统及形成微电子装置的方法。
技术介绍
[0004]微电子行业的持续目标是增加存储器装置的存储器密度(例如，每存储器裸片的存储器单元的数目)，例如非易失性存储器装置(例如，NAND快闪存储器装置)。增加非易失性存储器装置中的存储器密度的一种方法是利用竖直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规竖直存储器阵列包含延伸穿过导电结构(例如，字线)的层级的堆叠中的开口的竖直存储器串及在竖直存储器串与导电结构的每一结处的介电材料。与具有常规平面(例如，二维)晶体管布置的结构相比，此配置允许通过在裸片上向上(例如，纵向、竖直地)构建阵列而将更多数目个开关装置(例如，晶体管)定位在单位裸片面积(即，所消耗的作用表面的长度及宽度)中。
[0005]常规竖直存储器阵列包含导电结构与存取线(例如，字线)之间的电连接，使得竖直存储器阵列中的存储器单元可被唯一地选择用于写入、读取或擦除操作。形成此电连接的一种方法包含在导电结构的层级的边缘(例如，水平端)处形成所谓的至少一个“楼梯”(或“阶梯台阶”)结构。楼梯结构包含提供导电结构的接触区的个别“台阶”，导电接触结构可定位在其上以提供到导电结构的电接入。
[0006]随着竖直存储器阵列技术的进步，通过形成竖直存储器阵列来提供额外存储器密度以包含包括导电结构的额外层级的堆叠及因此与其相关联的额外楼梯结构及/或个别楼梯结构中的额外台阶。随着导电结构的层级的数目增加，形成与微电子装置的各种组件对准触点的处理条件变得越来越困难。另外，增加存储器密度的其它技术已减小邻近竖直存储器串之间的间距。然而，减小邻近竖直存储器串之间的间距可能增加在竖直存储器串之间形成各种隔离结构的难度。
技术实现思路
[0007]在一些实施例中，一种微电子装置包括：堆叠结构，其包括布置在层级中的导电结构与绝缘结构的竖直交替序列，所述堆叠结构被划分为通过狭槽结构彼此分离的块结构；存储器单元串，其竖直延伸穿过所述堆叠结构的所述块结构，所述存储器单元串个别地包
括竖直延伸穿过所述堆叠结构的沟道材料；额外堆叠结构，其竖直上覆在所述堆叠结构上且包括布置在额外层级中的额外导电结构及额外绝缘结构的竖直序列；第一支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上，所述第一支柱中的每一者从对应存储器单元串的中心水平偏移；第二支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上；及额外狭槽结构，其包括介电材料，所述介电材料延伸穿过所述额外堆叠结构的至少一部分且将所述块结构中的每一者细分为子块结构，所述额外狭槽结构水平相邻于所述第一支柱。
[0008]在其它实施例中，一种形成微电子装置的方法包括：形成包括绝缘结构及其它绝缘结构的交替层阶的第一堆叠结构；形成包括延伸穿过所述第一堆叠结构的沟道材料的存储器单元串；形成第二堆叠结构，所述第二堆叠结构包括在所述第一堆叠结构上方的额外绝缘结构与额外其它绝缘结构的交替层阶；形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的第一支柱，所述第一支柱中的每一者的中心从对应存储器单元串的中心偏移；形成延伸穿过所述堆叠结构且在所述存储器单元串中的其它者上方的第二支柱，所述第二支柱中的每一者的中心与对应存储器单元串的中心大体上水平对准；及在相邻第一支柱之间形成狭槽结构，所述狭槽结构呈现非线性形状。
[0009]在又其它实施例中，一种微电子装置包括：存储器单元串，其延伸穿过包括交替导电结构与绝缘结构的层级的第一堆叠结构，所述存储器单元串包括竖直延伸穿过所述第一堆叠结构的至少介电材料及沟道材料；第二堆叠结构，其竖直上覆在所述第一堆叠结构上；第一支柱，其延伸穿过所述第二堆叠结构且竖直上覆在所述存储器单元串中的第一者上，所述第一支柱从所述存储器单元串中的所述第一者的中心水平偏移；及第二支柱，其延伸穿过所述第二堆叠结构且竖直上覆在所述存储器单元串中的第二者上，所述第二支柱与所述存储器单元串中的所述第二者的中心水平对准。
[0010]在额外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构。所述至少一个微电子装置结构包括：存储器单元串，其延伸穿过包括绝缘结构及导电结构的交替层阶的堆叠结构；支柱，其在包括额外绝缘结构及额外导电结构的交替层阶的额外堆叠结构内；沟道区，其延伸穿过所述堆叠结构及所述存储器单元串，与在所述沟道区的其它部分处相比，所述沟道区在所述堆叠结构与所述额外堆叠结构之间具有更大厚度；及狭槽结构，其至少部分延伸穿过所述堆叠结构，所述狭槽结构个别地呈现非线性形状。
附图说明
[0011]图1A到图1P是说明根据本公开的实施例的形成微电子装置结构的方法的简化横截面图(图1A、图1C、图1D、图1F到图1J、图1L、图1M、图1O及图1P)及俯视图(图1B、图1E、图1K及图1N)；
[0012]图2是根据本公开的实施例的微电子装置的部分剖视透视图；
[0013]图3是根据本公开的实施例的电子系统的框图；及
[0014]图4是根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
[0015]本文所包含的说明并不意在是任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而仅仅是用来描述本文的实施例的理想化表示。图式之间共同的元件及特征可保留相同数字标号，除了为便于进行下文描述，参考数字以在其上引入或最充分描述元件的图式编号开头以外。
[0016]下文描述提供特定细节，例如材料类型、材料厚度及处理条件，以便提供对本文所描述的实施例的透彻描述。然而，所属领域的一般技术人员将理解，可在不采用这些特定细节的情况下实践本文公开的实施例。实际上，可结合半导体工业中采用的常规制造技术来实践实施例。另外，本文提供的描述不形成用于制造微电子装置结构或微电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)或完整微电子装置的完整工艺流程。下面描述的结构不形成完整微电子装置。下面仅详细描述理解本文描述的实施例所必需的那些过程动作及结构。可通过常规技术执行从结构形成完整微电子装置的额本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种微电子装置，其包括：堆叠结构，其包括布置在层级中的导电结构与绝缘结构的竖直交替序列，所述堆叠结构被划分为通过狭槽结构彼此分离的块结构；存储器单元串，其竖直延伸穿过所述堆叠结构的所述块结构，所述存储器单元串个别地包括竖直延伸穿过所述堆叠结构的沟道材料；额外堆叠结构，其竖直上覆在所述堆叠结构上且包括布置在额外层级中的额外导电结构及额外绝缘结构的竖直序列；第一支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上，所述第一支柱中的每一者从对应存储器单元串的中心水平偏移；第二支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上；及额外狭槽结构，其包括介电材料，所述介电材料延伸穿过所述额外堆叠结构的至少一部分且将所述块结构中的每一者细分为子块结构，所述额外狭槽结构水平相邻于所述第一支柱。2.根据权利要求1所述的微电子装置，其中所述额外狭槽结构中的每一者的至少一部分位于竖直下伏于所述第一支柱下的所述存储器单元串的水平边界内。3.根据权利要求1所述的微电子装置，其中彼此水平相邻的所述额外狭槽结构中的两者或更多者通过所述第一支柱的至少一个列及所述第二支柱的至少一个列间隔。4.根据权利要求1所述的微电子装置，其中所述额外狭槽结构至少通过所述第一支柱与所述第二支柱间隔。5.根据权利要求1所述的微电子装置，其进一步包括另一沟道材料，所述另一沟道材料竖直延伸穿过所述额外堆叠结构且与所述沟道材料电连通。6.根据权利要求5所述的微电子装置，其中所述沟道材料通过导电材料电耦合到所述额外沟道材料。7.根据权利要求1所述的微电子装置，其中所述沟道材料包括弧形表面。8.根据权利要求1所述的微电子装置，其中所述额外狭槽结构分离所述第一支柱的列。9.根据权利要求1到8中任一权利要求所述的微电子装置，其中彼此水平相邻的所述第一支柱中的两者或更多者之间的水平距离大于彼此水平相邻的所述第二支柱中的两者或更多者之间的水平距离。10.根据权利要求1到8中任一权利要求所述的微电子装置，其中所述第一支柱中的一者与相邻于所述第一支柱中的所述一者的所述第二支柱中的一者之间的水平距离小于所述第二支柱中的所述一者与相邻于所述第二支柱中的所述一者的所述第二支柱中的额外一者之间的水平距离。11.根据权利要求1到8中任一权利要求所述的微电子装置，其中所述块结构中的每一者包括在彼此水平相邻的两个或更多个额外狭槽结构之间的所述第一支柱的两个列及所述第二支柱的两个列。12.一种形成微电子装置的方法，所述方法包括：形成包括绝缘结构与其它绝缘结构的交替层阶的第一堆叠结构；形成包括延伸穿过所述第一堆叠结构的沟道材料的存储器单元串；形成第二堆叠结构，所述第二堆叠结构包括在所述第一堆叠结构上方的额外绝缘结构
与额外其它绝缘结构的交替层阶；形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的第一支柱，所述第一支柱中的每一者的中心从对应存储器单元串的中心偏移；形成延伸穿过所述堆叠结构且在所述存储器单元串中的其它者上方的第二支柱，所述第二支柱中的每一者的中心与对应存储器单元串的中心大体上水平对准；及在相邻第一支柱之间形成狭槽结构，所述狭槽结构呈现非线性形状。13.根据权利要求...
【专利技术属性】
技术研发人员：福住嘉晃，藤木润，M，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。