一种带有沟槽的碳化硅二极管及其制备方法技术

本发明专利技术公开了一种带有沟槽的碳化硅二极管及其制备方法，所述带有沟槽的碳化硅二极管，包括：碳化硅衬底，在碳化硅衬底上生长有碳化硅外延层，在碳化硅外延层上刻蚀有多个沟槽，沟槽底部设有耐压注入区，沟槽侧面设有改善注入区；在碳化硅衬底背面覆盖有欧姆金属电极，碳化硅外延层上方覆盖有多个肖特基金属电极；碳化硅衬底掺杂类型为第一导电类型，碳化硅外延层掺杂类型为第一导电类型，改善注入区的掺杂类型为第二导电类型，耐压注入区的掺杂类型为第二导电类型，解决了现有技术存在的正向导通电阻高和反向耐压低的问题。向导通电阻高和反向耐压低的问题。向导通电阻高和反向耐压低的问题。

【技术实现步骤摘要】
一种带有沟槽的碳化硅二极管及其制备方法


[0001]本专利技术涉及半导体器件领域，具体涉及一种带有沟槽的碳化硅二极管及其制备方法。

技术介绍

[0002]碳化硅作为宽禁带材料，可以实现较低的导通损耗，同时具有优异的耐高温性和导热特性，可满足多种应用需求。碳化硅材料的高临界场特性，使碳化硅功率器件与相同电压下的常规硅器件相比，能有更高的掺杂浓度和更薄的漂移层厚度，从而实现更低的导通电阻。碳化硅二极管具有JBS结构，在满足较高的反向耐压前提下，可保持较低的导通损耗，且具体独特的零反向恢复特性，非常贴合电力电子的应用需求。
[0003]当前市场碳化硅肖特二极管有JBS/MPS和沟槽式TMBS结构，JBS/MPS结构通过离子注入的方式在N型SiC外延层表面引入规律性的P型区，通过调制P型区的间距，使得器件在反向工作时，由PN结来屏蔽肖特基表面的电场强度，从而降低反向漏电流。然而，由于P+区域在正向工作时为不导电区域，加上PN结自然耗尽层的存在，会极大的升高器件的导通电阻，降低器件的正向特性。沟槽式TMBS结构通过在硅片表面刻蚀出沟槽，并在沟槽中生长氧化膜形成MOS结构。相对于传统平面肖特基，在差不多电压等级的情况下，沟槽型肖特基可以采用低势垒金属作为肖特基金属接触，从而降低了肖特基正向导通开启压降。当器件工作在反向承压时，在沟槽侧壁电场作用下，器件表面漏电通道被夹断耗尽，因而可以有效地降低器件的漏电流。然而，现有的沟槽式TMBS结构一般通过在沟槽表面生长氧化层，然后在表面注入介质层，然而，表面注入不能有效改变电场分布。因此，JBS/MPS和现有的沟槽式TMBS结构二极管的正向导通电阻和反向耐压均难做到兼顾。

技术实现思路

[0004]本专利技术提供了一种带有沟槽的碳化硅二极管及其制备方法，解决了现有技术存在的正向导通电阻高和反向耐压低的问题。
[0005]为了解决该技术问题，本专利技术提供了如下技术方案：一种带有沟槽的碳化硅二极管，包括：碳化硅衬底，在碳化硅衬底上生长有碳化硅外延层，在碳化硅外延层上刻蚀有多个沟槽，沟槽底部设有耐压注入区，沟槽侧面设有改善注入区；在碳化硅衬底背面覆盖有欧姆金属电极，碳化硅外延层上方覆盖有多个肖特基金属电极；碳化硅衬底掺杂类型为第一导电类型，碳化硅外延层掺杂类型为第一导电类型，改善注入区的掺杂类型为第二导电类型，耐压注入区的掺杂类型为第二导电类型。
[0006]优选的，第一导电类型为N型，第二导电类型为P型。
[0007]优选的，第一导电类型为P型，第二导电类型为N型。
[0008]优选的，碳化硅衬底的掺杂浓度与类型为N+，碳化硅外延层的掺杂浓度与类型为N
‑
，耐压注入区的掺杂浓度和类型为P+，改善注入区的掺杂浓度和类型为P
‑
。
[0009]优选的，碳化硅衬底的掺杂浓度与类型为P+，碳化硅外延层的掺杂浓度与类型为
P
‑
，耐压注入区的掺杂浓度和类型为N+，改善注入区的掺杂浓度和类型为N
‑
。
[0010]本专利技术还提供了上述带有沟槽的碳化硅二极管的制备方法，包括以下步骤：S1，在碳化硅衬底上外延生长形成碳化硅外延层；S2，在碳化硅外延层上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化第一掩膜氧化层，再通过离子注入形成耐压注入区；S3，基于S2的第一掩膜氧化层，通过离子注入形成改善注入区，完成离子注入后对第一掩膜氧化层进行剥离；S4，再次通过介质薄膜沉积、光刻和刻蚀，在碳化硅外延层上形成图形化第二掩膜氧化层；之后通过刻蚀工艺形成沟槽，完成离子注入后对第二掩膜氧化层进行剥离；S5，在碳化硅衬底背面通过欧姆接触方式形成欧姆金属电极，并进行退火；之后在碳化硅外延层上表面通过肖特基接触方式形成肖特基金属电极，并进行退火处理。
[0011]为了防止肖特基接触在高温下损伤，需要先在碳化硅衬底背面通过欧姆接触方式形成欧姆金属电极，并进行退火。
[0012]优选的，所述步骤S2中离子注入为铝或硼离子注入形成P型耐压注入区，离子注入浓度为1
×
10
17 cm
‑3～3
×
10
19 cm
‑3。
[0013]优选的，所述步骤S3中离子注入为铝或硼离子注入形成P型改善注入区，离子注入浓度为1
×
10
15 cm
‑3～5
×
10
16 cm
‑3。
[0014]优选的，所述步骤S2中离子注入为氮或磷离子注入形成N型耐压注入区，离子注入浓度为1
×
10
17 cm
‑3～3
×
10
19 cm
‑3。
[0015]优选的，所述步骤S3中离子注入为氮或磷离子注入形成N型改善注入区，离子注入浓度为1
×
10
15 cm
‑3～5
×
10
16 cm
‑3。
[0016]本专利技术的碳化硅二极管工作时，在肖特基金属电极上施加正、负压即可实现器件的导通，反方向电压则会使器件关断。本专利技术和现有技术相比，具有以下优点：通过沟槽设计，使得器件可在满足较高的反向耐压前提下，保持较低的导通损耗；同时沟槽附近的耐压注入区可与碳化硅外延层形成pin结构，优化改善电场分布，进一步提升反向击穿电压；间断分布的沟槽结构，因沟槽的设置减少了漂移层厚度，可以使得器件降低正向导通损耗；在未设置沟槽处，器件通过肖特基接触可以形成SBD结构，具有快速且低损耗的正向导通特性，且无反向回复；另外单独设置的改善注入区可以优化由沟槽所带来的电场尖峰问题，解决了沟槽结构的短板。
[0017]另外，本专利技术对沟槽结构50%
‑
70%的分布要求，一方面是为了防止沟槽不足使器件无法基于本设计带来明显提升；另一方面是为了防止沟槽过多，而在工艺生产过程中引入较多缺陷，影响器件可靠性。
附图说明
[0018]此处所说明的附图用来提供对本专利技术实施例的进一步理解，构成本申请的一部分，并不构成对本专利技术实施例的限定。在附图中：图1为本专利技术步骤S1完成后的碳化硅二极管结构示意图；图2为本专利技术步骤S2完成后的碳化硅二极管结构示意图；图3为本专利技术步骤S3完成后的碳化硅二极管结构示意图；
图4为本专利技术步骤S4完成后的碳化硅二极管结构示意图；图5为本专利技术步骤S5完成后的碳化硅二极管结构示意图。
[0019]附图中标记及对应的结构名称：101、碳化硅衬底；102、碳化硅外延层；103、耐压注入区；104、改善注入区；105、肖特基金属电极；106、欧姆金属电极；107、第一掩膜氧化层；108、第二掩膜氧化层；109、沟槽。
具体实施方式
[0020]为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带有沟槽的碳化硅二极管，其特征在于，包括：碳化硅衬底（101），在碳化硅衬底（101）上生长有碳化硅外延层（102），在碳化硅外延层（102）上刻蚀有多个沟槽（109），沟槽（109）底部设有耐压注入区（103），沟槽（109）侧面设有改善注入区（104）；在碳化硅衬底（101）背面覆盖有欧姆金属电极（106），碳化硅外延层（102）上方覆盖有多个肖特基金属电极（105）；碳化硅衬底（101）掺杂类型为第一导电类型，碳化硅外延层（102）掺杂类型为第一导电类型，改善注入区（104）的掺杂类型为第二导电类型，耐压注入区（103）的掺杂类型为第二导电类型。2.根据权利要求1所述的带有沟槽的碳化硅二极管，其特征在于，第一导电类型为N型，第二导电类型为P型。3.根据权利要求1所述的带有沟槽的碳化硅二极管，其特征在于，第一导电类型为P型，第二导电类型为N型。4.根据权利要求2所述的带有沟槽的碳化硅二极管，其特征在于，碳化硅衬底（101）的掺杂浓度与类型为N+，碳化硅外延层（102）的掺杂浓度与类型为N
‑
，耐压注入区（103）的掺杂浓度和类型为P+，改善注入区（104）的掺杂浓度和类型为P
‑
。5.根据权利要求3所述的带有沟槽的碳化硅二极管，其特征在于，碳化硅衬底（101）的掺杂浓度与类型为P+，碳化硅外延层（102）的掺杂浓度与类型为P
‑
，耐压注入区（103）的掺杂浓度和类型为N+，改善注入区（104）的掺杂浓度和类型为N
‑
。6.根据权利要求1所述的带有沟槽的碳化硅二极管的制备方法，其特征在于，包括以下步骤：S1，在碳化硅衬底（101）上外延生长形成碳化硅外延层（102）；S2，在碳化硅外延层（102）上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化第一掩膜氧化层（107），再通过离子注入形成耐压注入区（103）；S3，基于S2的第一掩膜氧化层（107），通过离子注入形成改善注入区...

【专利技术属性】
技术研发人员：王中健，
申请(专利权)人：成都功成半导体有限公司，
类型：发明
国别省市：