一种集成栅控二极管的碳化硅MOSFET元胞版图结构制造技术

本发明专利技术涉及一种集成栅控二极管的碳化硅MOSFET元胞版图结构，属于功率半导体器件技术领域。本发明专利技术采用分离栅设计，单片集成了栅控二极管；版图上将栅控二极管集成到了每一个MOSFET元胞内部，并且从图形上将栅控二极管与MOSFET的分离栅沟道设计为圆形，以解决分离栅边缘电场集中所带来的可靠性问题。为了获得更高的沟道密度，将MOSFET的外侧沟道从版图上设计成六边形。相对于传统单片集成中将主副器件分别单独布局的方法，本发明专利技术的优点在于均匀的将主器件MOSFET和集成器件栅控二极管布置到了整个有源区，使得两种器件都获得更大的有效散热面积，提高了各自的电流能力和鲁棒性。提高了各自的电流能力和鲁棒性。提高了各自的电流能力和鲁棒性。

【技术实现步骤摘要】
一种集成栅控二极管的碳化硅MOSFET元胞版图结构


[0001]本专利技术属于功率半导体器件
，具体涉及一种集成栅控二极管的碳化硅MOSFET元胞版图布局方法。

技术介绍

[0002]宽禁带半导体材料SiC是制备高压电力电子器件的理想材料，相对于Si材料，SiC材料具有击穿电场强度高（4
×
106V/cm）、载流子饱和漂移速度高(2
×
107cm/s)、热导率高、热稳定性好等优点，因此特别适合用于大功率、高压、高温和抗辐射的电子器件中。
[0003]SiC VDMOS是SiC功率器件中较为常用的一种器件，相对于双极型的器件，由于SiC VDMOS没有电荷存储效应，所以其拥有更好的频率特性以及更低的开关损耗。同时SiC材料的宽禁带使得SiC VDMOS的工作温度可以高达300℃。
[0004]但是平面型SiC VDMOS存在两个问题，其一是JFET区的密度较大，引入了较大的密勒电容，增加了器件的动态损耗；其二是寄生的SiC体二极管导通压降太高，并且其为双极型器件，存在较大的反向恢复电流，此外碳化硅BPD缺陷造成的双极退化现象使得该体二极管的导通压降随着使用时间的增长持续升高，因此，SiC VDMOS的体二极管无法直接作为续流二极管使用。
[0005]为了解决这两个问题，我们提出了一种集成栅控二极管的碳化硅MOSFET元胞版图布局方法。在本专利技术的版图布局方法中，我们采用分离栅的设计方式在碳化硅MOSFET元胞中间集成了栅控二极管。

技术实现思路

[0006]本专利技术所要解决的技术问题是针对现有技术存在的问题，针对碳化硅功率半导体的高频开关应用需求，提供了一种集成栅控二极管的碳化硅MOSFET元胞版图结构。
[0007]为解决上述技术问题，本专利技术技术方案如下：一种集成栅控二极管的碳化硅MOSFET元胞版图结构，包括第一区域1，第二区域2，第三区域3，第四区域4，第五区域5，第六区域6，第七区域7，第八区域8，第九区域9，第十区域10，第十一区域11，第十二区域12，第十三区域13，第十四区域14，第十五区域15，第十六区域16，第十七区域17，第十八区域18，第一九一区域191，第一九二区域192，第二零一区域201，第二零二区域202，第二零三区域203，第二零四区域204，第二零五区域205；所述第一区域1为内角为60度的扇形；所述第二区域2、第三区域3、第四区域4、第五区域5、第六区域6、第七区域7、第八区域8、第九区域9、第十区域10、第十一区域11、第十二区域12都为内角起始角度与所述第一区域1相同、半径依次递增的环形，并且后者的内环半径等于前者的外环半径，所述第十四区域14是位于所述第十二区域12的中轴延长线上的矩形，与中轴延长线垂直，并对称于所述中轴延长线；所述第十五区域15是位于所述第十四区域14内部中间的矩形；所述第一九一区域191和所述第一九二区域192为位于所述第十四区域14内部第十五区域15左右两侧的矩形；所述第十三区域13是一等边三角形减去所述第
一区域1、第二区域2、第三区域3、第四区域4、第五区域5、第六区域6、第七区域7、第八区域8、第九区域9、第十区域10、第十一区域11、第十二区域12、第十四区域14、第十五区域15、第一九一区域191、第一九二区域192的剩余区域，所述等边三角形的高为所述第一区域1圆心到所述第十四区域14远离所述圆心的矩形长边中点之间的直线；所述第十六区域16为梯形，其上底与第十三区域13和第十四区域14相接，底角等于60
°
；所述第十七区域17为上底与所述第十六区域16相接的相似梯形；所述第十八区域18为上底与所述第十七区域17相接的相似梯形；所述第二百区域200为所述第一区域1、第二区域2、第三区域3、第四区域4、第五区域5、第六区域6、第七区域7、第八区域8、第九区域9、第十区域10、第十一区域11、第十二区域12、第十三区域13、第十四区域14、第十五区域15、第十六区域16、第十七区域17、第十八区域18、第一九一区域191、第一九二区域192的总和；第二零一区域201为所述第二百区域200逆时针转动60度得到，且与所述第二百区域200相接；第二零二区域202为所述第二零一区域201逆时针转动60度得到，且与所述第二零一区域201相接；第二零三区域203为所述第二零二区域202逆时针转动60度得到，且与所述第二零二区域202相接；第二零四区域204为所述第二零三区域203逆时针转动60度得到，且与所述第二零三区域203相接；第二零五区域205为所述第二零四区域204逆时针转动60度得到，且与所述第二零四区域204相接。
[0008]作为优选方式，所述第一区域1自上而下包含源极金属33、第一P型源区241。
[0009]作为优选方式，所述第二区域2自上而下包含源极金属33、第一N型源区251、第一P型井区261。
[0010]作为优选方式，所述第三区域3自上而下包含源极金属33、第一层间介质321、第一多晶硅311、第一栅氧化层301、第一N型源区251、第一P型井区261。
[0011]作为优选方式，所述第四区域4自上而下包含源极金属33、第一层间介质321、第一多晶硅311、第一栅氧化层301、第一N型导流层281、第一P型井区261。
[0012]作为优选方式，所述第五区域5自上而下包含源极金属33、第一层间介质321、第一多晶硅311、第一栅氧化层301、第一N型导流层281、第一P型埋层271。
[0013]作为优选方式，所述第六区域6自上而下包含源极金属33、第一层间介质321、第一N型导流层281、第一P型埋层271。
[0014]作为优选方式，所述第七区域7自上而下包含源极金属33、第一层间介质321、第一N型导流层281。
[0015]作为优选方式，所述第八区域8自上而下包含源极金属33、第一层间介质321。
[0016]作为优选方式，所述第九区域9自上而下包含源极金属33、第一层间介质321、第二N型导流层282。
[0017]作为优选方式，第十区域10自上而下包含源极金属33、第一层间介质321、第二N型导流层282、第二P型埋层272。
[0018]作为优选方式，第十一区域11自上而下包含源极金属33、第一层间介质321、第二多晶硅312、第二栅氧化层302、第二N型导流层282、第二P型埋层272。
[0019]作为优选方式，第十二区域12自上而下包含源极金属33、第一层间介质321、第二多晶硅312、第二栅氧化层302、第二P型井区262。
[0020]作为优选方式，所述第十三区域13自上而下包含源极金属33、第一层间介质321、第二多晶硅312、第二栅氧化层302、第二N型源区252、第二P型井区262。
[0021]作为优选方式，所述第十四区域14包含源极金属33、源极金属33下方的第一层间介质321和第二层间介质322、第一层间介质321下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：包括第一区域（1），第二区域（2），第三区域（3），第四区域（4），第五区域（5），第六区域（6），第七区域（7），第八区域（8），第九区域（9），第十区域（10），第十一区域（11），第十二区域（12），第十三区域（13），第十四区域（14），第十五区域（15），第十六区域（16），第十七区域（17），第十八区域（18），第一九一区域（191），第一九二区域（192），第二零一区域（201），第二零二区域（202），第二零三区域（203），第二零四区域（204），第二零五区域（205）；所述第一区域（1）为内角为60度的扇形；所述第二区域（2）、第三区域（3）、第四区域（4）、第五区域（5）、第六区域（6）、第七区域（7）、第八区域（8）、第九区域（9）、第十区域（10）、第十一区域（11）、第十二区域（12）都为内角起始角度与所述第一区域（1）相同、半径依次递增的环形，并且后者的内环半径等于前者的外环半径，所述第十四区域（14）是位于所述第十二区域（12）的中轴延长线上的矩形，与中轴延长线垂直，并对称于所述中轴延长线；所述第十五区域（15）是位于所述第十四区域（14）内部中间的矩形；所述第一九一区域（191）和所述第一九二区域（192）为位于所述第十四区域（14）内部第十五区域（15）左右两侧的矩形；所述第十三区域（13）是一等边三角形减去所述第一区域（1）、第二区域（2）、第三区域（3）、第四区域（4）、第五区域（5）、第六区域（6）、第七区域（7）、第八区域（8）、第九区域（9）、第十区域（10）、第十一区域（11）、第十二区域（12）、第十四区域（14）、第十五区域（15）、第一九一区域（191）、第一九二区域（192）的剩余区域，所述等边三角形的高为所述第一区域（1）圆心到所述第十四区域（14）远离所述圆心的矩形长边中点之间的直线；所述第十六区域（16）为梯形，其上底与第十三区域（13）和第十四区域（14）相接，底角等于60
°
；所述第十七区域（17）为上底与所述第十六区域（16）相接的相似梯形；所述第十八区域（18）为上底与所述第十七区域（17）相接的相似梯形；所述第二百区域（200）为所述第一区域（1）、第二区域（2）、第三区域（3）、第四区域（4）、第五区域（5）、第六区域（6）、第七区域（7）、第八区域（8）、第九区域（9）、第十区域（10）、第十一区域（11）、第十二区域（12）、第十三区域（13）、第十四区域（14）、第十五区域（15）、第十六区域（16）、第十七区域（17）、第十八区域（18）、第一九一区域（191）、第一九二区域（192）的总和；第二零一区域（201）为所述第二百区域（200）逆时针转动60度得到，且与所述第二百区域（200）相接；第二零二区域（202）为所述第二零一区域（201）逆时针转动60度得到，且与所述第二零一区域（201）相接；第二零三区域（203）为所述第二零二区域（202）逆时针转动60度得到，且与所述第二零二区域（202）相接；第二零四区域（204）为所述第二零三区域（203）逆时针转动60度得到，且与所述第二零三区域（203）相接；第二零五区域（205）为所述第二零四区域（204）逆时针转动60度得到，且与所述第二零四区域（204）相接。2.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第一区域（1）自上而下包含源极金属（33）、第一P型源区（241）。3.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第二区域（2）自上而下包含源极金属（33）、第一N型源区（251）、第一P型井区（261）。4.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第三区域（3）自上而下包含源极金属（33）、第一层间介质（321）、第一多晶硅（311）、第一栅氧化层（301）、第一N型源区（251）、第一P型井区（261）。
5.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET...

【专利技术属性】
技术研发人员：顾航，高巍，戴茂州，
申请(专利权)人：成都蓉矽半导体有限公司，
类型：发明
国别省市：