eFuse存储单元和eFuse系统技术方案

本公开的实施例涉及用于一种eFuse存储单元和eFuse系统。该eFuse存储单元包括eFuse电阻、参考电阻、第一输入电路和锁存电路，第一输入电路被配置成如果重置信号为低电平信号，则允许第一电流流经eFuse电阻，并允许第二电流流经参考电阻，并且第一输入电路还被配置成如果重置信号为第一脉冲信号，则触发锁存电路刷新输出；锁存电路被配置成在被触发之后，取决于第一电流和第二电流之间的大小关系而将第一输出端的第一输出信号刷新并维持在高电平或低电平，并将第二输出端的第二输出信号刷新并维持在与第一输出信号相反的电平。根据该方案，能够降低硬件功耗，并简化电路结构。并简化电路结构。并简化电路结构。

【技术实现步骤摘要】
eFuse存储单元和eFuse系统


[0001]本公开的实施例总体涉及半导体器件领域，并且更具体地涉及一种eFuse存储单元和eFuse系统。

技术介绍

[0002]eFuse(电可编程熔丝)属于一次性编程（one time program, OTP）的存储器，其相对于fuse（熔丝）和激光熔丝等其他OTP存储器而言，具有占用面积小、工艺兼容性好、不需要额外的设备辅助熔断等优点，因此得到了越来越广泛的应用。
[0003]在传统的eFuse存储单元中，eFuse的数据读出和数据保存都需要消耗电流。然而，在深亚微米工艺条件下，芯片的功耗设计要求却越来越高，因此降低OTP电路的功耗非常必要。

技术实现思路

[0004]针对上述问题，本公开提供了一种eFuse存储单元和eFuse系统，使得能够降低硬件功耗，并简化电路结构。
[0005]根据本公开的第一方面，提供了一种eFuse存储单元，包括eFuse电阻、参考电阻、第一输入电路和锁存电路，所述eFuse电阻如果未烧断则具有第一电阻值，如果烧断则具有大于所述第一电阻值的第二电阻值；所述参考电阻的电阻值在所述第一电阻值和所述第二电阻值之间；所述第一输入电路包括用于接收重置信号的第一输入端，并且被配置成如果所述重置信号为低电平信号，则允许第一电流流经所述eFuse电阻，并允许第二电流流经所述参考电阻，所述第一电流和所述第二电流分别与所述eFuse电阻和所述参考电阻的阻值成反比，并且所述第一输入电路还被配置成如果所述重置信号为第一脉冲信号，则触发所述锁存电路刷新输出；所述锁存电路包括第一输出端和第二输出端，并且被配置成在被触发之后，取决于所述第一电流和第二电流之间的大小关系而将所述第一输出端的第一输出信号维持在高电平或低电平，并将所述第二输出端的第二输出信号维持在与所述第一输出信号相反的电平。
[0006]根据本公开的第二方面，提供了一种eFuse系统，包括时序逻辑电路、eFuse存储阵列以及输出采样电路，所述eFuese存储阵列包括多个eFuse存储单元，所述多个eFuse存储单元为如权利要求1 到10中的任一项所述的eFuse存储单元；每一时序逻辑电路都包括重置信号发生电路，所述重置信号发生电路的输出端与相应的eFuse存储单元的第一输入端连接，以为所述eFuse存储单元生成第一脉冲信号；所述输出采样电路与每一eFuse存储单元的所述第一输出端和所述第二输出端连接，以对每一eFuse存储单元的第一输出信号和第二输出信号之间的差值进行采样。
[0007]在一些实施例中，如果所述eFuse电阻未烧断，则所述第一电流大于所述第二电流，并且如果所述eFuse电阻烧断，则所述第二电流大于所述第一电流。
[0008]在一些实施例中，所述锁存电路被配置为在被触发之后，如果所述eFuse电阻未烧
断，则将所述第一输出端的第一输出信号刷新并维持在高电平，而将所述第二输出端的第二输出信号刷新并维持在低电平，并且如果所述eFuse电阻烧断，则将所述第一输出端的第一输出信号刷新并维持在低电平，而将所述第二输出端的第二输出信号刷新并维持在高电平。
[0009]在一些实施例中，还包括第二输入电路，所述第二输入电路包括用于接收烧写使能信号的第二输入端，并且所述第二输入电路被配置成如果所述烧写使能信号为第二脉冲信号，则允许将所述eFuse电阻烧断。
[0010]在一些实施例中，所述第二输入电路包括第一NMOS器件（M1），其中所述第一NMOS器件的栅极连接所述第二输入端，所述第一NMOS器件的源极接地，所述第一NMOS器件的漏极与所述eFuse电阻的第二端连接。
[0011]在一些实施例中，所述第一输入电路包括第二NMOS器件和第三NMOS器件，所述第二NMOS器件和第三NMOS器件的栅极均连接所述第一输入端，所述第二NMOS器件和所述第三NMOS器件的源极均接地，并且所述第二NMOS器件的漏极连接所述第一输出端，所述第三NMOS器件的漏极连接所述第二输出端。
[0012]在一些实施例中，所述第一输入电路还包括第四PMOS器件和第五PMOS器件，其中所述第四PMOS器件和所述第五PMOS器件的栅极均连接所述第一输入端，所述第四PMOS器件和所述第五PMOS器件的源极都连接电源电压，并且所述第四PMOS器件的漏极连接所述eFuse电阻的第一端，所述第四PMOS器件的漏极连接所述参考电阻的第一端。
[0013]在一些实施例中，所述锁存电路包括第六PMOS器件、第七PMOS器件、第八NMOS器件和第九NMOS器件，其中所述第六PMOS器件和所述第八NMOS器件的栅极均连接所述第二输出端，所述第六PMOS器件和所述第八NMOS器件的漏极均连接所述第一输出端，所述第六PMOS器件的源极连接所述eFuse电阻的第二端，所述第八NMOS器件的源极接地，所述第七PMOS器件和所述第九NMOS器件的栅极均连接所述第一输出端，所述第七PMOS器件和所述第九NMOS器件的漏极均连接所述第二输出端，所述第七PMOS器件的源极连接所述参考电阻的第二端，所述第九NMOS器件的源极接地。
[0014]在一些实施例中，所述第一脉冲信号的脉宽在0.5ns和4ns之间。
[0015]在一些实施例中，所述第二脉冲信号的脉宽在5
µ
s和500
µ
s之间。
[0016]在一些实施例中，每一时序逻辑电路时序逻辑还包括烧写使能信号发生电路，所述烧写使能信号发生电路的输出端与相应的eFuse存储单元的第二输入端连接，以为所述eFuse存储单元生成第二脉冲信号。
[0017]应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0018]结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素。
[0019]图1示出了传统eFuse存储单元100的结构示意图。
[0020]图2示出了图1所示的传统eFuse存储单元100的工作时序图。
[0021]图3示出了根据本公开的实施例的eFuse存储单元300的结构示意图。
[0022]图4示出了图3所示的eFuse存储单元300的工作时序图。
[0023]图5示出了根据本公开的实施例的eFuse系统500的示意图。
[0024]图6示出了根据本公开的实施例的时序逻辑电路600的示意图。
具体实施方式
[0025]以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
[0026本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种eFuse存储单元，包括eFuse电阻、参考电阻、第一输入电路和锁存电路，所述eFuse电阻如果未烧断则具有第一电阻值，如果烧断则具有大于所述第一电阻值的第二电阻值；所述参考电阻的电阻值在所述第一电阻值和所述第二电阻值之间；所述第一输入电路包括用于接收重置信号的第一输入端，并且被配置成如果所述重置信号为低电平信号，则允许第一电流流经所述eFuse电阻，并允许第二电流流经所述参考电阻，所述第一电流和所述第二电流分别与所述eFuse电阻和所述参考电阻的阻值成反比，并且所述第一输入电路还被配置成如果所述重置信号为第一脉冲信号，则触发所述锁存电路刷新输出；所述锁存电路包括第一输出端和第二输出端，并且被配置成在被触发之后，取决于所述第一电流和第二电流之间的大小关系而将所述第一输出端的第一输出信号刷新并维持在高电平或低电平，并将所述第二输出端的第二输出信号刷新并维持在与所述第一输出信号相反的电平。2.根据权利要求1所述的eFuse存储单元，其中如果所述eFuse电阻未烧断，则所述第一电流大于所述第二电流，并且如果所述eFuse电阻烧断，则所述第二电流大于所述第一电流。3.根据权利要求2所述的eFuse存储单元，其中所述锁存电路被配置为在被触发之后，如果所述eFuse电阻未烧断，则将所述第一输出端的第一输出信号刷新并维持在高电平，而将所述第二输出端的第二输出信号刷新并维持在低电平，并且如果所述eFuse电阻烧断，则将所述第一输出端的第一输出信号刷新并维持在低电平，而将所述第二输出端的第二输出信号刷新并维持在高电平。4.根据权利要求1所述的eFuse存储单元，还包括第二输入电路，所述第二输入电路包括用于接收烧写使能信号的第二输入端，并且所述第二输入电路被配置成如果所述烧写使能信号为第二脉冲信号，则允许将所述eFuse电阻烧断。5.根据权利要求4所述的eFuse存储单元，其中所述第二输入电路包括第一NMOS器件，其中所述第一NMOS器件的栅极连接所述第二输入端，所述第一NMOS器件的源极接地，所述第一NMOS器件的漏极与所述eFuse电阻的第二端连接。6.根据权利要求1所述的eFuse存储单元，其中所述第一输入电路包括第二NMOS器件和第三NMOS器件，所述第二NMOS器件和第三NMOS器件的栅极均连接所述第一输入端，所述第二NMOS器件和所述第三NMOS器件的源极均接地，并且所述第二NMOS器件的漏极连接所...

【专利技术属性】
技术研发人员：谌敏飞，罗伟绍，李建，
申请(专利权)人：杭州晶华微电子股份有限公司，
类型：发明
国别省市：