一种用来暂时延迟其功率下降的处理器控制电路制造技术

一种用来暂时延迟功率下降的处理器控制电路（１）。电路（１）带有一个联接到时间延迟电路（２）上的机械开关（４），时间延迟电路（２）包括两个联接到开关（４）的输出上、并且与公共输出（１０）相连的并联电气通路（６、７）。还有带有联接到公共输出（１０）上的一个控制输入的切换电路（５），并且处理器（３）由切换电路（５）操作地联接到电源上。处理器（３）的输出（１１）联接到切换电路（５）的控制输入上，并且一个处理器输入（１２）联接到机械开关（４）的输出终端上。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用来暂时延迟其功率下降的处理器控制电路。本专利技术特别适用于，但不必限于用于可携带电子设备。基于处理器的电路广泛用于多种可携带电子设备，如双向无线电通信装置、蜂窝电话、寻呼机及膝上型电脑。当切断这样的设备时，有益的是使处理器控制功率下降，以便把各种状态、标志、计数、校验数据等存储在非易失性存储器中。这经常称作“内务处理”。为了实现这种内务处理，电源通/断开关一般偏置到断开位置，并且通过控制一个与电源通/断开关并联连接的电子开关，用户必须激励该电源通/断开关一个短的时间段，直到处理器取代这个开关。然后可以使电源通/断开关去激，并且通过处理器控制电子开关保持功率。因而，当再次激励电源通/断开关时，指示功率下降，处理器接收这个信号，并且当完成把各种状态存储在非易失性存储器中时，切断电子开关。然而，常规处理器控制设备不能取代非偏置的机械通/断开关。这样的非偏置机械通/断开关典型地可以是一种旋转开关，带有一个还用来改变音量控制电位计的公共轴。这样的开关当用于例如双向无线电通信装置时，可以节省空间并且是方便的。本专利技术的一个目的在于克服或减轻至少一个与处理器控制电路的功率下降有关的问题。根据本专利技术的一个方面，这里提供有一种用来暂时延迟其功率下降的处理器控制电路，所述电路包括一个机械开关，带有一个开关输入和开关输出，所述开关输入联接到一个电源上；时间延迟电路，带有两个联接到两个输入的相应的一个上并且还联接以与一个公共输出相连的并联电气通路，所述输入的两个都联接到所述旋转开关输出上；一个切换电路，带有联接到所述时间延迟电路的所述公共输出上的一个控制输入；及一个处理器，通过所述切换电路可操作地联接到所述电源上，所述处理器带有一个联接到所述控制输入上的处理器输出、和一个联接到所述机械开关的所述输出终端上的处理器输入，其中当激励所述机械开关以把电力提供到所述机械开关输出上时，所述时间延迟电路暂时控制所述切换电路，并且此后所述处理器控制所述切换电路，由此当所述机械开关去激时允许处理器控制功率下降。适当地，所述并联通路之一可以包括联接到电子可控制开关上的延迟网络。最好，所述延迟网络可以包括一个电阻器电容器网络。适当地，所述电子可控制开关可以是一个晶体管。最好，所述机械开关可以是一个由其旋转激励或去激的旋转开关。适当地，当所述机械开关激励时，所述时间延迟电路可以适于把一个暂时控制脉冲提供到所述控制输入上。最好，两个所述公共输出和所述处理器输出由相应二极管能联接到所述控制输入上。为了使本专利技术易于理解并且使之实施，现在将参照附图中表明的最佳实施例，在附图中附图说明图1是按照本专利技术用来暂时延迟功率下降的一个处理器控制电路的示意图。参照图1，这里表明一种用来暂时延迟功率下降的处理器控制电路1，该电路包括一个旋转开关4、时间延迟电路2、一个切换电路5及一个处理器3。时间延迟电路2带有两个联接到两个输入8、9相应的一个上并且还联接到一个公共输出10上的并联电气通路6、7。电气通路6包括一个把输入8联接到公共输出10上的电阻器R1，而电气通路7包括电阻器R2和电容器C1的一个串联RC网络。电容器C1接地，并且通路7中C1和R2的公共节点联接到一个晶体管TR1的基极上。还有一个把TR1的基极联接到地的下拉电阻器R3。晶体管TR1的发射极也接地，而集电极联接到公共输出10上。一个二极管D1把公共输出10联接到晶体管TR2的基极上，这是切换电路5的控制输入。晶体管TR2的基极还通过一个二极管D2联接到处理器3的一个输出上，并且晶体管TR2的基极还由一个下拉电阻器R4联接到地。旋转开关4带有一个联接到+7.5伏特电源上的输入，并且两个输入8、9和处理器3的一个输入12都联接到旋转开关4的一个输出上。切换电路5的晶体管TR2的发射极联接到地，且使集电极联接到也形成切换电路5的一部分的晶体管TR3的栅极上。电阻器R5联接在晶体管TR3的栅极和源电极之间。源电极也联接到一个+7.5伏特电源上，而晶体管TR3的漏极联接到处理器3的一个输入功率终端14上。便利的是，当通过旋转激励旋转开关4时，直接供电TR2的基极，并且几乎立即通过电气通路6带有允许TR3接通的足够电压，由此向处理器3的输入功率终端14供电。此外，R2、C1的RC网络将提供近似200-300毫秒的晶体管TR1的延迟切换(初始由下拉电阻器R3断开)。当晶体管TR1接通时，D1的正极接地，并因此由处理器3的输出11经二极管D2实现晶体管TR2的基极控制。因而，当激励旋转以向机械开关输出提供电力时，时间延迟电路2暂时控制切换电路5，并且此后处理器3控制切换电路5，由此当通过旋转使旋转开关4去激时，允许处理器控制功率下降。如由以上能明白的那样，本专利技术克服或减轻至少一个与处理器控制设备的功率下降有关的问题。尽管参照一个最佳实施例已经描述了本专利技术，但要理解本专利技术不限于这里描述的具体实施例。权利要求1.一种用来暂时延迟其功率下降的处理器控制电路，所述电路包括一个机械开关，带有一个开关输入和开关输出，所述开关输入联接到一个电源上；时间延迟电路，带有两个联接到两个输入相应的一个上并且还联接以与一个公共输出相连的并联电气通路，所述输入的两个都联接到所述旋转开关输出上；一个切换电路，带有联接到所述时间延迟电路的所述公共输出上的一个控制输入；及一个处理器，通过所述切换电路可操作地联接到所述电源上，所述处理器带有一个联接到所述控制输入上的处理器输出、和一个联接到所述机械开关的所述输出终端上的处理器输入，其中当激励所述机械开关以把电力提供到所述机械开关输出上时，所述时间延迟电路暂时控制所述切换电路，并且此后所述处理器控制所述切换电路，由此当所述机械开关去激时允许处理器控制功率下降。2.根据权利要求1所述的处理器控制电路，其中所述并联通路之一包括一个联接到电子可控制开关上的延迟网络。3.根据权利要求2所述的处理器控制电路，其中所述延迟网络包括一个电阻器电容器网络。4.根据权利要求2所述的处理器控制电路，其中所述电子可控制开关是一个晶体管。5.根据权利要求1所述的处理器控制电路，其中所述机械开关是一个由其旋转激励或去激的旋转开关。6.根据权利要求1所述的处理器控制电路，其中当所述机械开关激励时，所述时间延迟电路适于把一个暂时控制脉冲提供到所述控制输入上。7.根据权利要求1所述的处理器控制电路，其中两个所述公共输出和所述处理器输出由相应二极管联接到所述控制输入上。全文摘要一种用来暂时延迟功率下降的处理器控制电路(1)。电路(1)带有一个联接到时间延迟电路(2)上的机械开关(4),时间延迟电路(2)包括两个联接到开关(4)的输出上、并且与公共输出(10)相连的并联电气通路(6、7)。还有带有联接到公共输出(10)上的一个控制输入的切换电路(5),并且处理器(3)由切换电路(5)操作地联接到电源上。处理器(3)的输出(11)联接到切换电路(5)的控制输入上,并且一个处理器输入(12)联接到机械开关(4)的输出终端上。文档编号G06F1/00GK1247412SQ99106900公开日2000年3月15日 申请日期1999年5月28日 优先权日1998年5月30日专利技术者范福登 申请人:摩托罗拉技术有限公本文档来自技高网...

【技术保护点】
一种用来暂时延迟其功率下降的处理器控制电路，所述电路包括：一个机械开关，带有一个开关输入和开关输出，所述开关输入联接到一个电源上；时间延迟电路，带有两个联接到两个输入相应的一个上并且还联接以与一个公共输出相连的并联电气通路，所述输入 的两个都联接到所述旋转开关输出上；一个切换电路，带有联接到所述时间延迟电路的所述公共输出上的一个控制输入；及一个处理器，通过所述切换电路可操作地联接到所述电源上，所述处理器带有一个联接到所述控制输入上的处理器输出、和一个联接到所述机 械开关的所述输出终端上的处理器输入，其中当激励所述机械开关以把电力提供到所述机械开关输出上时，所述时间延迟电路暂时控制所述切换电路，并且此后所述处理器控制所述切换电路，由此当所述机械开关去激时允许处理器控制功率下降。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：范福登，
申请(专利权)人：摩托罗拉技术有限公司，
类型：发明
国别省市：MY[马来西亚]