坏点自检测装置及芯片制造方法及图纸

本实用新型专利技术提供了一种静态随机存取存储器的坏点自检测装置及芯片。坏点自检测装置包括：控制器，用于实现对静态随机存取存储器的读写控制；自检测器，包括：监测单元，用于对静态随机存取存储器的工作状态进行监测；通知单元，连接监测单元，用于在静态随机存取存储器处于空闲状态的情况下，将待测存储地址及标准数据发送给控制器，控制器据此对待测存储地址对应的存储单元进行数据读写；检测单元，用于判断从待测存储地址读取的读取数据与标准数据是否一致，进而判断待测存储地址对应的存储单元是否存在坏点。本技术方案能够实现对于芯片中静态随机存取存储器的中各个存储单元的坏点自检测，提升搭载有静态随机存取存储器的芯片的工作可靠性。芯片的工作可靠性。芯片的工作可靠性。

【技术实现步骤摘要】
坏点自检测装置及芯片


[0001]本技术涉及芯片
，具体地，公开了一种静态随机存取存储器的坏点自检测装置及芯片。

技术介绍

[0002]芯片设计中常常需要使用到静态随机存取存储器(SRAM)。静态随机存取存储器是随机存取存储器的一种，只要保持通电，里面储存的数据就可以恒常保持。由于静态随机存取存储器不可以进行DFT(Design For Test)测试，其中DFT测试指在芯片原始设计中阶段即插入各种用于提高芯片可测试性(包括可控制性和可观测性)的硬件逻辑，通过这部分逻辑，生成测试向量，以达到测试大规模芯片的目的。现有技术中，对于静态随机存取存储器的错误检测常采用人工与软件相结合的方式进行联合检测校正，对于静态随机存取存储器的坏点检测和校正的自动化程度有待提升。
[0003]同时，现有技术中，通常只在芯片出厂时对静态随机存取存储器进行一次错误检测，导致无法在芯片使用过程中对于静态随机存取存储器进行实时的坏点错误检测，导致装载有静态随机存取存储器的芯片的工作可靠性存在问题。

技术实现思路

[0004]根据现有技术中面临的静态随机存取存储器的检测和校正效率低、无法实现全生命流程实时检测的问题，本技术提供了一种静态随机存取存储器的坏点自检测装置及芯片。
[0005]在本申请的第一方面提供了一种静态随机存取存储器的坏点自检测装置，包括：
[0006]控制器，控制器通过总线与静态随机存取存储器连接，用于实现对静态随机存取存储器的读写控制；
[0007]自检测器，自检测器分别与控制器和静态随机存取存储器连接，自检测器包括：
[0008]监测单元，用于对静态随机存取存储器的工作状态进行持续监测，工作状态包括空闲状态和非空闲状态；
[0009]通知单元，连接监测单元，用于在静态随机存取存储器处于空闲状态的情况下，将待测存储地址及标准数据发送给控制器；
[0010]其中，控制器根据接收到的待测存储地址和标准数据，将标准数据写入待测存储地址中，并从待测存储地址中进行数据读取；
[0011]检测单元，用于判断从待测存储地址读取的读取数据与标准数据是否一致：在读取数据与标准数据一致的情况下，判断待测存储地址对应的存储单元不存在坏点；在读取数据与标准数据不一致的情况下，判断待测存储地址对应的存储单元存在坏点。
[0012]在上述第一方面的一种可能的实现中，总线包括控制总线和数据总线；
[0013]自检测器通过分别接入控制总线和数据总线的方式与静态随机存取存储器连接。
[0014]在上述第一方面的一种可能的实现中，自检测器还包括：
[0015]计数器，与所述自检测器相连接，用于根据判断结果，在待测存储地址对应的存储单元存在坏点的情况下，将待测存储地址作为坏点地址并记录坏点地址的数量。
[0016]在上述第一方面的一种可能的实现中，自检测器还包括：
[0017]报警器，与所述计数器相连接，用于在坏点地址的数量大于预设阈值的情况下，输出相应的告警信息。
[0018]在上述第一方面的一种可能的实现中，报警器包括第一子存储器和第一比较器；
[0019]第一比较器用于实现当前的坏点地址的数量和预设阈值的比较；
[0020]第一子存储器用于存储告警信息。
[0021]在上述第一方面的一种可能的实现中，监测单元包括多路选择器；
[0022]多路选择器的接入端与总线相连接，用于持续监测控制器的使能信号的生成情况，以实现对静态随机存取存储器的实时工作状态进行持续监测。
[0023]在上述第一方面的一种可能的实现中，通知单元包括第二子存储器和地址累加器；
[0024]第二子存储器用于存储标准数据；
[0025]地址累加器用于确定当次检测对应的待测存储地址，并在当次检测完成的情况下执行地址累加操作，以确定下次检测对应的待测存储地址。
[0026]在上述第一方面的一种可能的实现中，检测单元包括第二比较器；
[0027]第二比较器与总线相连接，用于实现读取数据和标准数据的比较。
[0028]在上述第一方面的一种可能的实现中，所述通知单元还连接所述第二比较器；所述通知单元根据所述第二比较器的结果，在所述待测存储地址对应的存储单元存在坏点的情况下，将所述待测存储地址作为坏点地址并发送给所述控制器。
[0029]在上述第一方面的一种可能的实现中，控制器包括第三子存储器，用于存储坏点地址。
[0030]本申请的第二方面提供了一种芯片，该种芯片通过本申请第一方面提供的坏点自检测装置搭载了至少一个静态随机存取存储器。
[0031]与现有技术相比，本技术具有如下的有益效果：
[0032]通过本申请提出的技术方案，能够实现对于芯片中静态随机存取存储器的中各个存储单元的坏点自检测：在静态随机存储器处于空闲状态的情况下，通过控制器控制静态随机存取存储器中的存储单元进行标准数据读写的方式进行坏点检测，可以在静态随机存取存储器中出现坏点时进行及时记录，也可以在坏点数量过多的情况下生成告警信息，从而实现搭载有静态随机存取存储器的芯片的工作可靠性，具有可推广价值。
附图说明
[0033]通过阅读参照以下附图对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显：
[0034]图1根据本申请实施例，示出了一种静态随机存取存储器的坏点自检测装置的结构示意图；
[0035]图2根据本申请实施例，示出了一种针对该种坏点自检测装置如何实现对于静态随机存取存储器进行坏点检测的流程示意图；
[0036]图3根据本申请实施例，示出了另一种针对该种坏点自检测装置如何实现对于静态随机存取存储器进行坏点检测的流程示意图；
[0037]图4根据本申请实施例，示出了一种静态随机存取存储器执行自检测的状态变化示意图。
具体实施方式
[0038]下面结合具体实施例对本技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本技术，但不以任何形式限制本技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变化和改进。这些都属于本技术的保护范围。
[0039]在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
[0040]为了解决现有技术中存在的静态随机存取存储器缺失高效的坏点检测方法、无法实现全生命流程实时检测的问题，本申请提出了一种静态随机存取存储器的的坏点自检测装置及芯片。通过该种的坏点自检测装置，能够实现对于芯片中静态随机存取存储器的中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种坏点自检测装置，应用于静态随机存取存储器，其特征在于，包括：控制器，所述控制器通过总线与所述静态随机存取存储器连接，用于实现对所述静态随机存取存储器的读写控制；自检测器，所述自检测器分别与所述控制器和所述静态随机存取存储器连接，所述自检测器包括：监测单元，用于对所述静态随机存取存储器的工作状态进行持续监测，所述工作状态包括空闲状态和非空闲状态；通知单元，连接所述监测单元，用于在所述静态随机存取存储器处于空闲状态的情况下，将待测存储地址及标准数据发送给所述控制器；其中，所述控制器根据接收到的所述待测存储地址和所述标准数据，将所述标准数据写入所述待测存储地址中，并从所述待测存储地址中进行数据读取；检测单元，用于判断从所述待测存储地址读取的读取数据与所述标准数据是否一致，生成对应的判断结果；在从所述待测存储地址读取的读取数据与所述标准数据不一致的情况下，所述判断结果为所述待测存储地址对应的存储单元存在坏点。2.如权利要求1所述的坏点自检测装置，其特征在于，所述总线包括控制总线和数据总线；所述自检测器通过分别接入所述控制总线和所述数据总线的方式与所述静态随机存取存储器连接。3.如权利要求1所述的坏点自检测装置，其特征在于，所述自检测器还包括：计数器，与所述自检测器相连接，用于根据所述判断结果，在所述待测存储地址对应的存储单元存在坏点的情况下，将所述待测存储地址作为坏点地址并记录所述坏点地址的数量。4.如权利要求3所述的坏点自检测装置，其特征在于，所述自检测器还包括：报警器，与所述计数器相连接，用于在所述坏点地址的数量大于预设阈值的情况下，输...

【专利技术属性】
技术研发人员：孟祥隆，张竞成，谢晓，王豪杰，
申请(专利权)人：思特威上海电子科技股份有限公司，
类型：新型
国别省市：