一种ＤＣ－ＤＣ调节器，包括多相同步补偿调节器，该多相同步补偿调节器具有生成多个开关信号的脉宽调制器，每个被耦合以接收所述开关信号中的一个的多个激励器，以及多个开关电压转换器，每个开关电压转换器被耦合以接收来自所述激励器的一个输出以及输入电压，其中所述开关电压转换器的输出被组合以形成输出电压。在母板如内插器板或直接在ＰＵ芯片上实现所述多相同步补偿调节器。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术通常涉及一种电压调节器，更具体地说涉及多相脉宽调制(PWM)直流电(DC)到DC电压调节器。今天的复杂处理单元(PU)使电源设计者的工作变得更困难。这些PV连续要求更大的电流和较低的电压。一个问题是提供一种所需的、高调节电压，该电压至少部分根据时钟速度在如0.96伏到1.04伏的范围内变化。另一个难题是在相对的大电流提供该电压，该电流可在如一个时钟周期中从几百毫安变到如120安，并反向变回。另外，第三个难题是通过使用并行连接在一起的一公用构建模块的多个实例，提供满足这些较大电流要求的灵活的设计。因此，存在对一种DC-DC调节电路的需要，相比于现有技术的电路，该调节电路至少更接近实现这些目的，或实现这些目的中的至少一个目的。下面表示附图的简单说明，其中附图说明图1是根据本专利技术的一个实施例，表示在母板上实现的一多相同步补偿调节器的框图；图2是根据本专利技术的一个实施例，更详细地表示多相同步补偿调节器的框图；图3表示用于组合图3A-3F的电路部分的整体电路设计，该电路为表示根据本专利技术的一个实施例的四相同步补偿调节器，其中在一PU上实现该调节器；图4表示用于组合图4A-4D的电路部分的整个电路设计，该电路为表示根据本专利技术的一个实施例的四相同步补偿调节器，其中在内插器上实现该调节器；以及图5A和5B是根据本专利技术的一实施例，表示第一和第二过电压保护电路的电路图。详细说明在开始本专利技术的详细说明前，按序进行下面的叙述。适当的话，在不同附图中，同样的参考数字和特征可用来指定相同的、相应的或相似的部分。另外，在下面的详细描述中，可给出大小/模型/值/的例子范围，但本专利技术并不限于此示例值。为了简化描述和讨论，与集成电路(IC)和其他部分的公知的电源/接地的连接在图中未示出，免得难以理解本专利技术。另外，可以框图的形式示出布置以便避免难以理解本专利技术，鉴于相对于实现这类框图布置的具体情况很依赖于实现本专利技术的平台的事实，即具体情况在本领域的技术人员的范围内应当是公知。阐明具体的详细情况(即电路图)以便描述本专利技术的实施例，对本领域的技术人员来说没有这些具体的详细情况也能实现本专利技术是显而易见的。在本说明书中引用一个实施例表示结合该实施例描述、至少包括在本专利技术的一个实施例中的一个特定的特征、结构或特性。在本说明书中出现的短语在一个实施釜中并不必都引用相同的实施例。本专利技术的一个实施例是涉及到一种DC-DC调节器，该调节器包括多相同步补偿调节器，其具有脉宽调制器以生成多个开关信号，所述调节器包括多个激励器，其相互耦合以接收开关信号中的一个，以及包括多个开关电压转换器，其相互耦合以从一个激励器接收输出和输入电压，其中组合开关电压转换器的输出以形成一输出电压。多相同步补偿调节器能在母板如一内插器上或直接在PU芯片上实现。图1是表示根据本专利技术的一个实施例的、在计算机母板上实现的多相同步补偿调节器130的框图。交流电(AC)墙上插座102对电源104提供AC电流。电源104将AC信号转换成一个或多个DC电压(其中DC电压种类的数目被定为N)。例如，电源104能将AC信号转换成两个DC电压，12伏和5伏。配电板106将DC电压分配给各个负载，包括调节器130。配电板106向负载(如存储器、芯片组、PU)提供低阻抗、低电感路径。在母板108(有时也可称为处理器主板)上实现调节器130。母板108包括内插器122，插入在处理器插座中、一个或多个基板栅格阵列(Organic LAN Grid Array)124(示为124A和124B)、以及一个或多个PU 126。调节器130将从配电板106接收的一个或多个输入DC电压转换成由PU 126使用的输出电压。因此调节器130提供PU 126所要求的复杂的、高调节电压。调节器130将N个输入DC电压中的任何一个转换成由PU 126的时钟速度而定的、如范围在0.9伏到1.6伏的输出DC电压。在输出电压信号中可接受的公差通常以平均输出电压的百分比表示。根据本专利技术的一个实施例，调节器130提供1伏±4％的一个输出电压(即，从0.96伏到1.04伏的输出电压)。另外，调节器130提供输出电压，即使在单个时钟周期内当前负载从0安培(如PU 126待机)变化到200安培或更高，然后再反向变回的情况下。现有的电压调节器是在与母板108分开的卡上实现。因此，这些电压调节器卡被插入与处理器插座分开的插座中。这些插入电压调节器要求在母板108、内插器122以及OLGA124上实现许多去耦电容器以便处理PU 126的动态响应要求。去耦电容器在母板108上要求相当多的空间(real estate)、增加成本、阻止气流通过该系统并导致该系统发热。另外，与插入电压调节器和母板108间的分配和互速有关的分配阻抗限制了插入电压调节器的性能。根据本专利技术，在母板108上而不是在分开的插入模块实现调节器130，减小了调节器130和PU 126间的分配阻抗。根据一个实施例，如图1中所示，可以在内插器板122上实现调节器130。在这个第一实施例中，调节器130能提供一输出DC电压给一个或多个PU 126。根据另一个实施例，能直接在PU 126上实现调节器130。在该第二个实施例中，调节器130提供一输出DC电压给在其上实现调节器130的PU。下面将更详细地描述这些实施例。根据本专利技术的一个实施例，使用表面组装技术(SMT)输出电感器和电容器、以及多个低电感、低电容、低接通电阻表面组装插件8引脚插件(SO8)来实现调节器130。为此，由于其低输出阻抗路径，极大地提高了调节器130的动态响应。在调节器130中所要求的输出电容器的数量的减少，释放了内插器122上的更多空间。图2是更详细地表示根据本专利技术的一个实施例的M-相同步补偿调节器130的框图，其中M是在多相调节器中的相位的数量。调节器130包括脉宽调制器204、时序定时控制(sequence timing control)206、等于相位的数量的多个激励器208(示为208-1至208-M)和相同数目的开关电压转换器210(示为210-1至210-M)以及调节电路214。来自电源204的输入DC电压(示为202-1至202-N)被输入到调节器130。调节器130将输入电压202转换成输出电压212。脉宽调制器204生成等于脉冲M的数量的多个开关信号220(示为220-1至220-M)。关于波形方面，该开关信号可是方波，且与另一个异相。例如，对四相调节器，脉宽调制器204生成四个开关信号，其中从一个相位到下一个相位的信号相隔90E。对M个相位中的每一个，开关信号电源由激励器208升压(升压信号用线224-1到224-M描述)。激励器208提供在高频上驱动开关电压转换器210所必需的电源。时序定时控制206确保调节器130能正确操作而不管输出DC电压202的先后顺序。现有的电压调节器要求无论何时允许多输入DC电压，均要求沿用一特定的预置临时模型(temporal pattern)。例如，现有的电压调节器接收12伏和5伏DC信号作为输入，该现有的电压调节器可能随时间交替要求12伏和5伏信号。来自这种模型的偏差能潜在地使电压调节器发生严重故障。对公知的时序模式的要求使得要求更复杂和昂贵的系本文档来自技高网...
【技术保护点】
一种ＤＣ－ＤＣ调节器，包括：多相同步补偿调节器，其包括：脉宽调制器，生成多个开关信号，多个激励器，每个被耦合以接收所述开关信号中的一个，和多个开关电压转换器，每个被耦合以接收来自所述激励器的一个输出以及输入电压，其中所述开关 电压转换器的输出被组合以形成输出电压，以及其中在母板上实现所述多相同步补偿调节器。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：詹姆斯S迪恩，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。