降压电路、电源电路及半导体集成电路制造技术

一种降压电路，其具有：　　　　时钟控制电路，用于输出具有基于控制信号确定的频率的多个时钟信号；　　　　电荷泵电路，其与所述时钟控制电路输出的多个时钟信号同步，通过切换多个电容器的连接，将施加到第１端子的第１电位降压后，作为第２电位从第２端子输出；以及　　　　比较电路，通过将第２电位与参考电位比较，生成提供到所述时钟控制电路的控制信号。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种将外加电压降压后输出的电荷泵式的降压电路；及使用电荷泵降压电路生成多个电源电位的电源电路。本专利技术还涉及一种包括这种降压电路或电源电路，用于驱动LCD(液晶显示装置)等的半导体集成电路(LCD驱动器)。
技术介绍
图4是表示现有技术的电荷泵式的1/2降压电路的电路图。该降压电路是将第1电位V1降压1/2后，输出第2电位V2的电路。如图4所示，其中包括在第1电位V1和低电位一侧的电源电位Vss(这里为接地)之间串联连接的P沟道MOS晶体管Q1及Q2、N沟道MOS晶体管Q3及Q4、在晶体管Q1及Q2的结点与晶体管Q3及Q4的结点之间连接的电容器C1、在第1电位V1和第2电位V2之间连接的电容器C2、在第2电位V2和接地VSS之间连接的电容器C3。这里，电容器C2的容量和电容器C3的容量相等。在这些晶体管Q1～Q4的栅极，分别施加具有如图5所示波形的时钟信号CKA～CKD。图6(a)给出了图5所示时间T1中的降压电路的等效电路，图6(b)给出了图5所示时间T2中的降压电路的等效电路。如图6(a)所示的时间T1中，在第1电位V1和接地电位VSS之间串联连接电容器C2和电容器(C1+C3)，对两个电容器进行电荷充电，将第1电位V1分压成(C1+C3)C2。然后，在时间T2中，如图6(b)所示，在第1电位V1和接地电位Vss之间串联连接电容器(C1+C2)和电容器C3。向两个电容器充电，并将第1电位V1分压成C3(C1+C2)。通过重复这样的开关动作，使电容器C2的两端，保持第1电位V1的大致一半的电压。这样，在电荷泵式的降压电路中，由于不需要流过直流的损耗电流，因此，具有效率极高的特点。然而，在电荷泵式降压电路中，因为只向电容器传送充电电荷，因此，如果想获得即使很少的大电流，也会存在降低输出电压的问题。另一方面，为了在LCD驱动器中生成与被输入的图像数据相对应的电位，并向LCD的电极输出，而采用了基于稳压电源电位生成几种电源电位的电源电路。图7给出了这样的现有技术的电源电路。在该电源电路中，采用了由电阻构成的分压电路和由运算放大器构成的电压缓冲器，所以，尤其在运算放大器中发生直流的损耗电流，存在着功耗变大的问题。
技术实现思路
因此，鉴于上述问题，本专利技术的第一目的在于使电荷泵降压电路能够与负载大小无关而供给稳定电位。另外，本专利技术的第二目的在于，使基于被供给的电位而生成几种电源电位的电源电路，能降低直流损耗电流，减少功率消耗。还有，本专利技术的第三目的在于，提供具有这样的降压电路或电源电路的半导体集成电路。为了解决以上课题，本专利技术所涉及的降压电路配有以下3种电路时钟控制电路，用于输出具有基于控制信号确定的频率的多个时钟信号；电荷泵电路，其与所述时钟控制电路输出的多个时钟信号同步，通过切换多个电容器的连接，将施加于第1端子的第1电位降压后，作为第2电位从第2端子输出；以及，比较电路，其作用是通过将第2电位与参考电位进行比较，生成提供到所述时钟控制电路的控制信号。该降压电路，还可以具有参考电位生成电路，其基于施加到所述电荷泵电路的第1端子的第1电位，生成参考电位。另外，时钟控制电路还可以包括以下3种电路分频电路，对输入的时钟信号进行分频；选择电路，其作用是基于所述比较电路的控制信号，从输入的时钟信号和由所述分频电路分频的时钟信号中选择一方；以及输出电路，基于被所述选择电路选择的时钟信号，向电荷泵电路输出多个时钟信号。根据本专利技术的降压电路，可通过将输出电位与参考电位相比较，使供给到电荷泵电路的时钟频率产生变化，所以，能够与负载无关而提供稳定的电位。本专利技术涉及的电源电路是基于第1电位从多个端子输出多个电位的电源电路，其具有将第1电位分压的分压电路；根据被分压电路分压的电位，输出第2电位的电压输出器；以及，与时钟信号同步，通过切换多个电容器的连接，使第1电位或第2电位降压后，作为第3电位输出的降压电路。还可以使该电源电路具有升压第1电位后，输出第4电位的升压电路、将第4电路分压的第2分压电路、基于被第2电路分压的电位，输出第5电位的第2电压输出器、以及，与时钟信号同步，通过切换多个电容器的连接，使第4电位或第5电位降压后，作为第6电位输出的第2降压电路。另外，该电源电路还可以进一步具有生成稳定的电源电位的稳压电源电路、以及将稳压电源电路所生成的稳定的电源电位，按照特定的放大率进行放大，生成第1电位的运算放大器。本专利技术的电源电路是由电荷泵式降压电路输出一部分电源电压，所以，与由电压输出器输出全部的电源电压相比，能够降低直流损耗电流，减少功耗。另外，本专利技术所涉及的半导体集成电路，具有上述任何一种降压电路或电源电路。附图说明图1是本专利技术第一实施方式所述半导体集成电路中包含的降压电路构成示意图。图2给出了构成图1所示的时钟控制电路的电路图。图3是本专利技术的第二实施方式所述半导体集成电路中包含的电源电路构成示意图。图4是现有技术的电荷泵式的降压电路的电路图。图5给出了在图4所示降压电路中采用的时钟信号波形示意图。图6是图4所示降压电路的等效电路图。图7现有技术的电源电路图。具体实施例方式以下、围绕本专利技术的优选实施方式参照附图加以详细说明，同时，同一构成元件附加相同的参考标号，省略其说明。图1给出了本专利技术第一实施方式所涉及的半导体集成电路中的降压电路的构成图，图1所示的降压电路包括时钟控制电路2，用于输出具有基于控制信号确定的频率的多个时钟信号CKA～CKD；电荷泵电路3，其作用是与时钟控制电路2输出的多个时钟信号CKA～CKD同步，通过切换多个电容器的连接，将施加到第1端子的第1电位V1降压后，作为第2电位从第2端子输出；以及，比较器1，通过将第2电位V2与参考电位VREF进行比较，生成控制信号，并提供到所述时钟控制电路2。这里，参考电位VREF是用电阻R1和R2将第1电位V1和低电位一侧的电源电位(在本实施方式中为接地电位)VSS之间的电压分压后生成的，当为1/2降压电路时，设电阻R1和R2的电阻值相等。在图2，给出了图1所示的时钟控制电路的构成，如图2所示，时钟电路2包括分频电路21，用于对输入的时钟信号CK进行分频；选择电路22，其基于比较器输出的控制信号，从时钟输入信号CK和被分频电路21分频的分频时钟信号中选择一个；以及输出电路23，所述输出电路23根据选择电路22所选择的时钟信号，向电荷泵电路输出多个时钟信号CKA-CKD。选择电路22，例如由多个AND电路和OR电路构成。输出电路23，例如由多个反相器构成。作为电荷泵电路3，可以采用图4所示的电路。另外，作为比较器1，也可采用运算放大器，也可以赋予磁滞特性。当电荷泵电路3输出的第2电位V2比参考电位VREF还高时，则从比较器输出的控制信号变为低电平，时钟控制电路2内的选择电路22选择由分频电路分频的时钟信号。这里，如果想在电荷泵电路3上连接负载，并获取大电流，就来不及从电荷泵电路3传送电荷。使电荷泵电路3的输出端的第2电位V2下降，第2电位V2若比参考电位VREF还低，那么，从比较器输出的控制信号变为高电平，时钟控制电路2内的选择电路22，选择比分频时钟信号的频率还高的输入时钟信号CK，这样，使电荷泵电路3中的开关频率变高，使对电容的充电频繁起来，因本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：藤濑隆史，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：