具有底切非本征基极区的异质结双极晶体管制造技术

本发明专利技术涉及具有底切非本征基极区的异质结双极晶体管，揭示了异质结双极晶体管的器件结构和制造方法。沟槽隔离区位于半导体衬底中以定义有源区。基极层包括分别位于有源区上方的第一区段和分别位于沟槽隔离区上方的第二区段。发射极指状物分别位于基极层的第一区段上。基极层的第一区段包括单晶半导体材料，且基极层的第二区段包括多晶半导体材料。基极层的第二区段在垂直方向与沟槽隔离区隔开以定义在基极层的周边周围延伸的第一空腔和连接到第一空腔的第二空腔。到第一空腔的第二空腔。到第一空腔的第二空腔。

【技术实现步骤摘要】
具有底切非本征基极区的异质结双极晶体管


[0001]本专利技术总体上涉及半导体器件和集成电路制造，尤其涉及用于异质结双极晶体管(heterojunction bipolar transistor)的器件结构和制造方法。

技术介绍

[0002]双极结晶体管是一种三端电子器件，其包括发射极、集电极和布置在发射极和集电极之间的本征基极。在NPN双极结晶体管中，发射极和集电极可由n型半导体材料构成，本征基极可由p型半导体材料构成。在PNP双极结晶体管中，发射极和集电极可由p型半导体材料构成，本征基极可由n型半导体材料构成。在操作中，基极
‑
发射极结被正向偏置，基极
‑
集电极结被反向偏置，集电极
‑
发射极电流可以用基极
‑
发射极电压控制。
[0003]异质结双极晶体管是双极结晶体管的变体，其中集电极、发射极和本征基极中的至少两个由具有不同能带隙的半导体材料组成，这产生异质结。例如，异质结双极晶体管的集电极和/或发射极可由硅构成，而异质结双极晶体管的本征基极可由硅锗构成，其特征在于带隙比硅窄。
[0004]在诸如功率放大器的一些应用中，异质结双极晶体管的发射极可以包括多个发射极指状物。非本征基极区布置在成对的发射极指状物之间和周围。这些非本征基极区是寄生电容的来源，可能对器件性能产生不利影响。
[0005]需要用于异质结双极晶体管的改进结构和制造方法。

技术实现思路

[0006]在本专利技术的一个实施例中，提供了一种用于异质结双极晶体管的器件结构。该器件结构包括多个沟槽隔离区，位于半导体衬底中以定义多个有源区，基极层包括分别位于有源区上方的多个第一区段以及分别位于沟槽隔离区上方的多个第二区段，以及分别位于基极层的第一区段上的多个发射极指状物。基极层的第一区段包括单晶半导体材料，以及基极层的第二区段包括多晶半导体材料。基极层的第二区段在垂直方向上与沟槽隔离区隔开以形成在基极层的周边周围延伸的第一空腔和被第一空腔围绕的多个第二空腔。
[0007]在本专利技术的一个实施例中，提供了一种制造异质结双极晶体管的方法。该方法包括在定义多个有源区的半导体衬底中形成多个沟槽隔离区，以及形成包括分别位于有源区上方的多个第一区段和分别位于沟槽隔离区上方的多个第二区段的基极层，该多个第一区段包含单晶半导体材料，该多个第二区段包含多晶半导体材料。该方法还包括相对于基极层的每个第二区段的第二半导体层而选择性去除基极层的每个第二区段的第一半导体层，以定义位于第二半导体层与沟槽隔离区之间的垂直方向上的第一空腔和多个第二空腔。第一空腔在基极层的周边周围延伸并且第二空腔被第一空腔围绕。该方法还包括形成分别位于基极层的第一区段上的多个发射极。
附图说明
[0008]包含在本说明书中并构成本说明书一部分的附图示出了本专利技术的各种实施例，并且与上面给出的本专利技术的一般描述和下面给出的实施例的详细描述一起用于解释本专利技术的实施例。
[0009]图1是根据本专利技术实施例的处理方法的初始制造阶段的器件结构的截面图。
[0010]图2是在图1之后的制造阶段的器件结构的截面图。
[0011]图3是在图2之后的制造阶段的器件结构的截面图。
[0012]图4是在图3之后的制造阶段的器件结构的俯视图。
[0013]图5是大致沿图4中的线5
‑
5截取的器件结构的截面图。
[0014]图5A是大致沿图4中的线5A
‑
5A截取的器件结构的截面图。
[0015]图6、6A是在图5、5A之后的制造阶段的器件结构的截面图。
[0016]图7、7A是在图6、6A之后的制造阶段的器件结构的截面图。
[0017]图8是根据本专利技术的另一实施例的器件结构的截面图。
[0018]主要组件符号说明
[0019]10
ꢀꢀꢀꢀꢀꢀꢀ
半导体衬底
[0020]11
ꢀꢀꢀꢀꢀꢀꢀ
顶面
[0021]12
ꢀꢀꢀꢀꢀꢀꢀ
沟槽隔离区
[0022]13
ꢀꢀꢀꢀꢀꢀꢀ
顶面
[0023]14
ꢀꢀꢀꢀꢀꢀꢀ
有源区
[0024]16
ꢀꢀꢀꢀꢀꢀꢀ
集电极
[0025]18
ꢀꢀꢀꢀꢀꢀꢀ
子集电极
[0026]19
ꢀꢀꢀꢀꢀꢀꢀ
顶面
[0027]20
ꢀꢀꢀꢀꢀꢀꢀ
集电极接触区
[0028]22
ꢀꢀꢀꢀꢀꢀꢀ
基极层
[0029]24
ꢀꢀꢀꢀꢀꢀꢀ
单晶层、层
[0030]25
ꢀꢀꢀꢀꢀꢀꢀ
多晶层、层
[0031]26
ꢀꢀꢀꢀꢀꢀꢀ
单晶层、层
[0032]27
ꢀꢀꢀꢀꢀꢀꢀ
多晶层、层
[0033]28
ꢀꢀꢀꢀꢀꢀꢀ
单晶层、层
[0034]29
ꢀꢀꢀꢀꢀꢀꢀ
多晶层、层
[0035]30
ꢀꢀꢀꢀꢀꢀꢀ
介电层
[0036]31
ꢀꢀꢀꢀꢀꢀꢀ
发射极窗口
[0037]32
ꢀꢀꢀꢀꢀꢀꢀ
发射极指状物
[0038]33
ꢀꢀꢀꢀꢀꢀꢀ
发射极指状物
[0039]34
ꢀꢀꢀꢀꢀꢀꢀ
发射极指状物
[0040]36
ꢀꢀꢀꢀꢀꢀꢀ
介电层
[0041]38
ꢀꢀꢀꢀꢀꢀꢀ
开口
[0042]40
ꢀꢀꢀꢀꢀꢀꢀ
开口
[0043]41
ꢀꢀꢀꢀꢀꢀꢀ
开口
[0044]42
ꢀꢀꢀꢀꢀꢀꢀ
空腔
[0045]43
ꢀꢀꢀꢀꢀꢀꢀ
顶面
[0046]44
ꢀꢀꢀꢀꢀꢀꢀ
空腔
[0047]45
ꢀꢀꢀꢀꢀꢀꢀ
外周边、周边
[0048]46
ꢀꢀꢀꢀꢀꢀꢀ
异质结双极晶体管
[0049]48
ꢀꢀꢀꢀꢀꢀꢀ
区段、单晶区段
[0050]50
ꢀꢀꢀꢀꢀꢀꢀ
区段
[0051]62
ꢀꢀꢀꢀꢀꢀꢀ
层间介电层
[0052]64
ꢀꢀꢀꢀꢀꢀꢀ
接触件
[0053]66
ꢀꢀꢀꢀꢀꢀꢀ
倾斜表面。
具体实施方式
[0054]参考图1并且根据本专利技术的实施例，半导体衬底10可以由诸如单晶硅的单晶半导体材料构成。半导体衬底10的单晶半导体材料可以在其顶面包括外延层，并且外延层可以掺杂有电活性掺杂剂以改变其导电性。例如，单晶硅的外延层可以通过外延生长工艺生长在半导体衬本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异质结双极晶体管的器件结构，该器件结构包括：半导体衬底；多个沟槽隔离区，位于该半导体衬底中以定义多个有源区；基极层，包括分别位于该有源区上方的多个第一区段和分别位于该沟槽隔离区上方的多个第二区段，该基极层的该第一区段包括单晶半导体材料，该基极层的该第二区段包括多晶半导体材料，以及该基极层的该第二区段在垂直方向与该沟槽隔离区隔开以定义在该基极层的周边周围延伸的第一空腔和被该第一空腔围绕的多个第二空腔；以及多个发射极指状物，分别位于与该第二空腔相邻的该基极层的该第一区段上。2.根据权利要求1所述的器件结构，其中，该第二空腔位于该多个发射极指状物之间的该基极层中，并且该第二空腔连接到该第一空腔。3.根据权利要求1所述的器件结构，其中，该第一空腔在该基极层的该周边周围完全延伸。4.根据权利要求1所述的器件结构，还包括：介电层，包括位于与该基极层的该周边相邻的部分，该介电层的该部分布置成围绕该第一空腔。5.根据权利要求4所述的器件结构，其中，该半导体衬底包括与该基极层的该周边相邻的集电极接触区，以及该介电层的该部分横向位于该第一空腔与该集电极接触区之间。6.根据权利要求4所述的器件结构，其中，该介电层还位于该基极层的该第二区段上方。7.根据权利要求1所述的器件结构，其中，该基极层包括穿过该基极层的该第二区段延伸到该第一空腔的多个第一开口和穿过该基极层的该第二区段延伸到该第二空腔的多个第二开口。8.根据权利要求7所述的器件结构，还包括：介电层，位于该基极层的该第二区段上方，该介电层包括与该基极层中的该第一开口和该第二开口耦合的多个开口。9.根据权利要求7所述的器件结构，还包括：多个接触件，在与该基极层中的该第二开口横向偏移的位置处耦合到该基极层的该第二区段。10.根据权利要求1所述的器件结构，其中，该基极层的该第一区段和该第二区段终止于该基极层的该周边处，并且该第一空腔在该基极层的该第一区段和该第二区段周围完全延伸。11.根据权利要求1所述的器件结构，其中，该第一空腔围绕该多个发射极指状物，以及该第二空腔位于该多个发射极指状物之间的该基极层中。12.根据权利要求1所述的器件结构，其中，该基极层的每个第一区段包括位于该有源区上方的第一硅层和第一硅锗...

【专利技术属性】
技术研发人员：萨拉，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：