半导体存储器装置和包括半导体存储器装置的测试系统制造方法及图纸

公开了半导体存储器装置和包括半导体存储器装置的测试系统。所述半导体存储器装置包括：测试模式数据存储装置，被配置为在测试操作期间，响应于寄存器写入命令和寄存器地址而存储测试写入模式数据，并且响应于测试读取命令和测试模式数据选择信号而输出测试读取模式数据；存储器单元阵列，包括多个存储器单元并且被配置为生成读取数据；读取路径单元，被配置为通过将读取数据串行化而生成n个读取数据；以及测试读取数据生成单元，被配置为在测试操作期间，通过将测试读取模式数据与以第一数据速率生成的所述n个读取数据中的每个进行比较来生成n个测试读取数据，并且以低于第一数据速率的第二数据速率生成所述n个测试读取数据。数据。数据。

【技术实现步骤摘要】
半导体存储器装置和包括半导体存储器装置的测试系统
[0001]于2020年12月14日在韩国知识产权局提交的题为“半导体存储器装置和包括半导体存储器装置的测试系统”的第10
‑
2020
‑
0174328号韩国专利申请通过引用全部包含于此。


[0002]实施例涉及半导体存储器装置和包括半导体存储器装置的测试系统。

技术介绍

[0003]一旦半导体存储器装置被制造，制造商就可使用测试设备执行测试(例如，并行位测试(parallel bit test))，以测试半导体存储器装置是否正常操作。

技术实现思路

[0004]实施例涉及一种半导体存储器装置，所述半导体存储器装置包括：测试模式数据存储装置，被配置为在测试操作期间，响应于寄存器写入命令和寄存器地址而存储具有第一预定数量的位的测试写入模式数据，并且响应于测试读取命令和测试模式数据选择信号而输出具有第一预定数量的位的测试读取模式数据；行解码器，被配置为通过对行地址进行解码来生成多个字线选择信号；列解码器，被配置为通过对列地址进行解码来生成多个列选择信号；存储器单元阵列，包括多个存储器单元并且被配置为从通过所述多个字线选择信号之一和所述多个列选择信号之一选择的存储器单元生成具有多个位的读取数据；读取路径单元，被配置为通过将具有所述多个位的读取数据串行化来生成各自具有第一预定数量的位的n个读取数据；以及测试读取数据生成单元，被配置为在测试操作期间，通过按第二预定数量的位将具有第一预定数量的位的测试读取模式数据与以第一数据速率生成的具有第一预定数量的位的所述n个读取数据中的每个进行比较来生成各自具有第三预定数量的位的n个测试读取数据，并且以低于第一数据速率的第二数据速率生成各自具有第三预定数量的位的所述n个测试读取数据。
[0005]实施例还涉及一种半导体存储器，所述半导体存储器包括：命令和地址生成器，被配置为在测试操作期间，通过响应于测试时钟信号对测试命令/地址进行接收和解码，来生成寄存器地址以及寄存器写入命令，生成行地址以及测试激活命令，或生成列地址以及测试写入命令，或者通过响应于测试时钟信号对测试命令/地址和专用信号进行接收和解码，来生成列地址和测试模式数据选择信号以及测试读取命令；测试模式数据存储装置，被配置为在测试操作期间，响应于寄存器写入命令和寄存器地址而存储具有第一预定数量的位的测试写入模式数据，并且响应于测试读取命令和测试模式数据选择信号而输出具有第一预定数量的位的测试读取模式数据；行解码器，被配置为通过对行地址进行解码来生成多个字线选择信号；列解码器，被配置为通过对列地址进行解码来生成多个列选择信号；存储器单元阵列，包括多个存储器单元并且被配置为将具有多个位的写入数据存储在通过所述多个字线选择信号之一和所述多个列选择信号之一选择的存储器单元中，或者从选择的存储器单元生成具有多个位的读取数据；测试写入数据生成单元，被配置为在测试操作期间，
响应于测试写入时钟信号，复制以第一数据速率施加的具有第二预定数量的位的n个测试写入数据中的每个或者反转并复制以第一数据速率施加的具有第二预定数量的位的n个测试写入数据，并且以高于第一数据速率的第二数据速率生成各自具有第一预定数量的位的n个写入数据；写入路径单元，被配置为通过将各自具有第一预定数量的位的所述n个写入数据并行化来生成具有多个位的写入数据；读取路径单元，被配置为通过将具有多个位的读取数据串行化来生成具有第一预定数量的位的n个读取数据；以及测试读取数据生成单元，被配置为在测试操作期间，通过按第三预定数量的位的第三预定数量的位将具有第一预定数量的位的测试读取模式数据与以第一数据速率生成的具有第一预定数量的位的所述n个读取数据中的每个进行比较来生成各自具有第四预定数量的位的n个测试读取数据，并且以低于第一数据速率的第三数据速率生成各自具有第四预定数量的位的所述n个测试读取数据。
[0006]实施例还涉及一种测试系统，所述测试系统包括：测试设备，被配置为：响应于测试时钟信号而施加测试命令/地址，响应于测试写入时钟信号，发送具有第一预定数量的位的测试数据或测试写入模式数据，并且接收测试数据；以及半导体存储器装置，半导体存储器装置包括：测试模式数据存储装置，被配置为在测试操作期间，当测试命令/地址是寄存器写入命令和寄存器地址时，响应于寄存器地址而存储具有第一预定数量的位的测试写入模式数据，并且当测试命令/地址是测试读取命令和测试模式数据选择信号时，响应于测试模式数据选择信号而输出具有第一预定数量的位的测试读取模式数据，行解码器，被配置为通过对行地址进行解码来生成多个字线选择信号，列解码器，被配置为通过对列地址进行解码来生成多个列选择信号，存储器单元阵列，包括多个存储器单元并且被配置为从通过所述多个字线选择信号之一和所述多个列选择信号之一选择的存储器单元生成具有多个位的读取数据，读取路径单元，被配置为通过将具有所述多个位的读取数据串行化来生成各自具有第一预定数量的位的n个读取数据，以及测试读取数据生成单元，被配置为在测试操作期间，通过按第二预定数量的位将具有第一预定数量的位的测试读取模式数据与以第一数据速率生成的具有第一预定数量的位的所述n个读取数据中的每个进行比较来生成各自具有第三预定数量的位的n个测试读取数据，并且以低于第一数据速率的第二数据速率生成各自具有第三预定数量的所述n个测试读取数据。
附图说明
[0007]通过参照附图详细描述示例实施例，特征对于本领域技术人员来说将变得清楚，在附图中：
[0008]图1是示出根据示例实施例的测试系统的框图。
[0009]图2A和图2B是示出根据示例实施例的半导体存储器装置的框图。
[0010]图3是示出根据示例实施例的命令和地址生成单元的框图。
[0011]图4是示出根据示例实施例的从测试设备施加的命令和地址的真值表的示图。
[0012]图5A是示出根据示例实施例的测试模式数据存储装置的示图，并且图5B是示出根据示例实施例的测试模式数据存储装置的示图。
[0013]图6是用于描述根据示例实施例的寄存器写入操作的参考的操作时序图。
[0014]图7是示出根据示例实施例的测试写入数据生成单元的配置的示图。
[0015]图8是用于描述根据示例实施例的测试写入操作的参考的操作时序图。
[0016]图9是示出根据示例实施例的测试读取数据生成单元的配置的示图。
[0017]图10是用于描述根据示例实施例的测试读取操作的参考的操作时序图。
具体实施方式
[0018]图1是示出根据示例实施例的测试系统的框图。
[0019]参照图1，测试系统1000可包括测试设备100和半导体存储器装置200。
[0020]测试设备100可将测试时钟信号TCK、测试命令/地址TCA、测试时钟启用信号TCKE、测试命令/地址总线反转信号TCABI和测试复位信号TRESET发送到半导体存储器装置200，并且可发送并接收测试数据TDQ。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：测试模式数据存储装置，测试模式数据存储装置被配置为在测试操作期间：响应于寄存器写入命令和寄存器地址而存储测试写入模式数据，其中，每个测试写入模式数据具有第一预定数量的位，并且响应于测试读取命令和测试模式数据选择信号而输出测试读取模式数据，其中，每个测试读取模式数据具有第一预定数量的位；行解码器，通过对行地址进行解码来生成字线选择信号；列解码器，通过对列地址进行解码来生成列选择信号；存储器单元阵列，从通过字线选择信号和列选择信号选择的存储器单元输出数据；读取路径单元，读取路径单元被配置为通过将来自存储器单元阵列的数据串行化而以第一数据速率生成n个读取数据，其中，所述n个读取数据中的每个具有第一预定数量的位，其中，n是大于4的整数；以及测试读取数据生成单元，测试读取数据生成单元被配置为在测试操作期间：通过将测试读取模式数据与所述n个读取数据中的每个进行比较来生成n个测试读取数据，其中，所述n个测试读取数据中的每个具有第三预定数量的位，其中，所述比较基于第二预定数量的位被执行，并且以第二数据速率生成所述n个测试读取数据，其中，第二数据速率低于第一数据速率。2.根据权利要求1所述的半导体存储器装置，还包括：命令和地址生成器，命令和地址生成器被配置为在测试操作期间：通过响应于测试时钟信号对测试命令/地址进行接收和解码，来生成寄存器地址以及寄存器写入命令，生成行地址以及测试激活命令，或生成列地址以及测试写入命令，或者通过响应于测试时钟信号对测试命令/地址以及专用信号进行接收和解码，来生成列地址和测试模式数据选择信号以及测试读取命令。3.根据权利要求2所述的半导体存储器装置，其中，测试模式数据选择信号使用包括在测试命令/地址中的地址信号之中的不用于指示列地址的地址并且使用专用信号被生成。4.根据权利要求3所述的半导体存储器装置，其中，专用信号包括在正常操作期间用于特殊目的的测试时钟启用信号、测试命令和地址总线反转信号、以及测试复位信号中的至少一个。5.根据权利要求2所述的半导体存储器装置，其中，测试模式数据存储装置包括寄存器单元，寄存器单元包括多个寄存器，其中，测试模式数据存储装置被配置为：响应于寄存器地址而将测试模式数据存储在所述多个寄存器中的一个寄存器中，或者响应于测试模式数据选择信号而从所述多个寄存器中的一个寄存器输出测试模式数据，其中，测试模式数据存储装置还被配置为：响应于寄存器写入命令和寄存器地址，发送测试写入模式数据作为测试模式数据，以及响应于测试读取命令和测试模式数据选择信号，发送测试模式数据作为测试读取模式数据。6.根据权利要求2至5中的任一项所述的半导体存储器装置，其中，测试读取数据生成
单元包括n个测试读取数据生成器，其中，所述n个测试读取数据生成器中的每个包括比较单元，比较单元被配置为通过将测试读取模式数据与读取数据进行比较来生成测试读取数据。7.根据权利要求6所述的半导体存储器装置，还包括：测试写入数据生成单元，测试写入数据生成单元被配置为：复制以第三数据速率的n个测试写入数据中的每个或者复制并反转以第三数据速率的n个测试写入数据中的每个，每个测试写入数据具有第四预定数量的位，以及以第一数据速率生成n个写入数据，每个写入数据具有第一预定数量的位，其中，第一数据速率高于第三数据速率，并且第二数据速率等于或低于第三数据速率。8.根据权利要求7所述的半导体存储器装置，其中，测试命令/地址响应于测试时钟信号的上升沿和下降沿被施加，其中，所述n个测试写入数据中的每个响应于比测试时钟信号具有更高频率的测试写入时钟信号的上升沿被施加，并且其中，所述n个测试读取数据中的每个响应于具有等于或低于测试写入时钟信号的频率的频率的时钟信号的上升沿被生成。9.一种半导体存储器装置，包括：命令和地址生成器，命令和地址生成器被配置为在测试操作期间：通过响应于测试时钟信号对测试命令/地址进行接收和解码，来生成寄存器地址以及寄存器写入命令，生成行地址以及测试激活命令，或生成列地址以及测试写入命令，或者通过响应于测试时钟信号对测试命令/地址和专用信号进行接收和解码，来生成列地址和测试模式数据选择信号以及测试读取命令；测试模式数据存储装置，测试模式数据存储装置被配置为在测试操作期间：响应于寄存器写入命令和寄存器地址而存储测试写入模式数据，其中，每个测试写入模式数据具有第一预定数量的位，并且响应于测试读取命令和测试模式数据选择信号而输出测试读取模式数据，其中，每个测试读取模式数据具有第一预定数量的位；行解码器，通过对行地址进行解码来生成字线选择信号；列解码器，通过对列地址进行解码来生成列选择信号；存储器单元阵列，从通过字线选择信号和列选择信号选择的存储器单元输出数据；测试写入数据生成单元，测试写入数据生成单元被配置为在测试操作期间：响应于测试写入时钟信号，复制以第一数据速率的n个测试写入数据或者复制并反转以第一数据速率的n个测试写入数据，其中，每个测试写入数据具有第二预定数量的位，其中，n是大于4的整数，并且以第二数据速率生成n个写入数据，其中，第二数据速率高于第一数据速率，其中，每个写入数据具有第一预定数量的位；写入路径单元，写入路径单元被配置为将所述n个写入数据并行化；读取路径单元，读取路径单元被配置为将从存储器单元阵列输出的数据串行化以生成n个读取数据，其中，所述n个读取数据中的每个具有第一预定数量的位；以及测试读取数据生成单元，测试读取数据生成单元被配置为在测试操作...

【专利技术属性】
技术研发人员：陈泓俊，李龙宰，金承翰，金亨柱，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：