一种提升抗静电能力的GaN基LED外延结构制造技术

本发明专利技术公开了一种提升抗静电能力的GaN基LED外延结构及其制备方法，低温pGaN层之间和pAlGaN层之间增加插入层，所述插入层为AlN层；或，所述插入层为In

【技术实现步骤摘要】
一种提升抗静电能力的GaN基LED外延结构


[0001]本专利技术涉及半导体照明领域，特别涉及一种提升抗静电能力的GaN基LED外延结构。

技术介绍

[0002]由于发光二极管提升节能环保，可灵巧设计，长寿命等优势，近年来得到迅速发展。尤其是III
‑
V族氮化物的半导体LED技术在蓝光领域的成功，直接推动了LED照明进入千家万户。目前主流GaN基发光二极管芯片结构为：在图形化蓝宝石衬底上从下至上依次生长的缓冲层，非掺杂GaN层，掺Si的n型GaN层，应力释放层，多量子阱层，低温pGaN层，pAlGaN层，掺Mg的p型GaN层。但其中低温P和P
‑
AlGaN异质结之间晶格失配较大，导致P
‑
AlGaN的生长中穿透位错密度高，应力分布不均匀的技术问题，从而导致LED芯片的抗静电能力不足。

技术实现思路

[0003]针对现有技术中存在的问题，本专利技术提供一种提升抗静电能力的GaN基LED外延结构，该LED外延结构中的低温P和P
‑
AlGaN异质结之间晶格失配小，P
‑
AlGaN的生长中穿透位错密度低，应力分布均匀，从而使LED芯片的抗静电能力强。
[0004]本专利技术通过以下技术方案实现：一种提升抗静电能力的GaN基LED外延结构，包括从下至上依次分布的衬底、缓冲层、n型GaN层，应力释放层，多量子阱层，P型包层，电子阻挡层，p型GaN层和接触层，P型包层之间和电子阻挡层之间增加插入层，所述插入层为AlN层；或，所述插入层为In
x
Al1‑
x
N层，其中0<x<0.3；或，所述插入层为AlN与In
x
Al1‑
x
N复合层，其中0<x<0.3。
[0005]进一步的：所述缓冲层和n型GaN层之间还设有非掺杂的GaN层，所述P型包层为低温pGaN层，所述电子阻挡层为pALGaN层。
[0006]进一步的：所述插入层厚度为0.5nm~10nm。
[0007]进一步的：所述AlN与In
x
Al1‑
x
N复合层结构为AlN与In
x
Al1‑
x
N循环上下叠加，循环次数为1~10次。
[0008]进一步的：所述插入层为P型氮化物层。
[0009]进一步的：所述In
x
Al1‑
x
N层中In组分的占比为0~17%。
[0010]进一步的：所述AlN与In
x
Al1‑
x
N复合层中，In
x
Al1‑
x
N的In组分占比为0~17%。
[0011]本专利技术还提供一种提升抗静电能力的GaN基LED外延结构的制备方法，包括以下步骤：步骤1、将衬底升温至1000
‑
1200℃进行表面清洁处理5
‑
10min；步骤2、温度降至750
‑
900℃之间，生长厚度为20
‑
30nm的缓冲层，生长压力控制在200—760torr之间；步骤3、高温条件下生长2 ~3.5um非掺杂的GaN层，生长压力控制在100
‑
500torr；步骤4、生长一层重掺Si的n型GaN层，厚度为3 ~4um，生长温度在1000
‑
1200℃之
间，生长压力控制在100
‑
500torr之间；步骤5、温度降至800
‑
900℃之间，生长应力释放层；步骤6、生长5
‑
12个周期的多量子阱层；步骤7、生长低温p型GaN层，温度在700
‑
800℃之间，厚度范围在100—450nm压力控制在100
‑
500torr之间；步骤8、生长插入层：所述插入层为AlN层或In
x
Al1‑
x
N，生长温度在780
°
，时间15S到5mins，压力气体条件为量子阱条件；或者，所述插入层为AlN与In
x
Al1‑
x
N复合层，AlN子层与In
x
Al1‑
x
N子层依次交替生长，温度为780
°
，AlN子层或In
x
Al1‑
x
N子层的每次生长时间均为15s，AlN与In
x
Al1‑
x
N复合层的总生长时间小于5mins，压力气体条件为量子阱条件。
[0012]步骤9、生长pAlGaN层，温度在700
‑
800℃之间，厚度范围在100—450nm压力控制在100
‑
500torr之间；步骤10、生长100
‑
750nm的高温p型GaN层，生长温度在800
‑
1000℃之间，压力控制在100
‑
500torr之间，生长4
‑
10min；步骤11、生长接触层。
[0013]进一步的：步骤6中，所述多量子阱层由In
x
Ga1‑
x
N阱层和Al
y
Ga1‑
y
N垒层依次生长而成0.01≤x≤y≤1，In
x
Ga1‑
x
N阱层厚度范围在2.5nm—4.5nm，垒层Al
y
Ga1‑
y
N厚度范围在8nm—12nm，生长温度在720
‑
830℃之间，压力控制在100
‑
500torr之间本专利技术和现有技术相比有以下优点：本专利技术改进了现有技术中p
‑
GaN/p
‑
AlGaN结构，在低温pGaN层之间和pAlGaN层之间增加AlN层或In
x
Al1‑
x
N层或AlN与In
x
Al1‑
x
N复合层插入层，通过异质结界面变得光滑，使p
‑
AlGaN层应力分布均匀，穿透位错降低，提高了晶体的结晶质量，进而提高了抗静电能力，进而起到了提高LED芯片抗静电能力的效果。
附图说明
[0014]图1为本专利技术实施例1的结构示意图；图2为本专利技术实施例2的结构示意图；图3为本专利技术实施例3的结构示意图；图4为图3中203的结构示意图。
[0015]图中：101、衬底；102、缓冲层；103、非掺杂的GaN层；104、n型GaN层；105、应力释放层；106、多量子阱层；107、低温pGaN层；108、pALGaN层；109、p型GaN层；110、接触层；201、AlN层；202、In
x
Al1‑
x
N层；203、AlN与I本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提升抗静电能力的GaN基LED外延结构，包括从下至上依次分布的衬底（101）、缓冲层（102）、n型GaN层（104），应力释放层（105），多量子阱层（106），P型包层，电子阻挡层，p型GaN层（109）和接触层（110），其特征在于：P型包层之间和电子阻挡层之间增加插入层，所述插入层为AlN层（201）；或，所述插入层为In
x
Al1‑
x
N层（202），其中0<x<0.3；或，所述插入层为AlN与In
x
Al1‑
x
N复合层（203），其中0<x<0.3。2.根据权利要求1所述的一种提升抗静电能力的GaN基LED外延结构，其特征在于：所述缓冲层（102）和n型GaN层（104）之间还设有非掺杂的GaN层（103），所述P型包层为低温pGaN层（107），所述电子阻挡层为pALGaN层（108）。3.根据权利要求1所述的一种提升抗静电能力的GaN基LED外延结构，其特征在于：所述插入层厚度为0.5nm~10nm。4.根据权利要求1所述的一种提升抗静电能力的GaN基LED外延结构，其特征在于：所述AlN与In
x
Al1‑
x
N复合层（203）结构为AlN子层（211）与In
x
Al1‑
x
N子层（212）循环上下叠加，循环次数为1~10次。5.根据权利要求1所述的一种提升抗静电能力的GaN基LED外延结构，其特征在于：所述插入层为P型氮化物层。6.根据权利要求1所述的一种提升抗静电能力的GaN基LED外延结构，其特征在于：所述In
x
Al1‑
x
N层（202）中In组分的占比为0~17%。7.根据权利要求1至5中任意一项所述的一种提升抗静电能力的GaN基LED外延结构，其特征在于：所述AlN与In
x
Al1‑
x
N复合层（203）中，In
x
Al1‑
x
N子层（212）的In组分占比为0~17%。8.一种如权利要求1至6中任一种提升抗静电能力的GaN基LED外延结构的制备方法，其特征在于：包括以下步骤：步骤1、将衬底（101）升温至1000
‑
1200℃进行表面清洁处理5
‑
10min；步骤2、温度降至750
‑
900℃之间，生长厚度为20
‑
30nm的缓冲层（102），生长压力控制在200—760torr之间；步骤3、 高温条件下生长2 ~3.5um非掺杂的GaN层（102），生长压力控制在100
‑
500torr；步骤4、生长一层重掺Si的n型GaN层（104），厚度...

【专利技术属性】
技术研发人员：潘超，杨辉，徐东，倪瑞，
申请(专利权)人：淮安澳洋顺昌光电技术有限公司，
类型：发明
国别省市：