本发明专利技术涉及场效应晶体管技术领域,公开了一种完全消除衬底辅助耗尽效应的半导体场效应管,包括P型衬底,P型衬底的上方为超结,P型衬底的右上方为N型缓冲层,N型缓冲层的右上方为漏N重掺杂区,漏N重掺杂区使漏电极与N型缓冲层和包含超结P柱和超结N柱的超结形成欧姆接触,P型衬底的左上方为P型重掺杂区,P型重掺杂区右侧形成P阱,在P阱中形成源N型重掺杂区,源电极、栅电极和漏电极分布在整个器件的上表面。本发明专利技术通过使衬底与超结的表面电场分布趋于一致,消除衬底辅助耗尽效应的不利影响,提升器件的导通特性,提高器件击穿电压,同时也能有效地减弱从超结流向衬底的泄漏电流,且能使器件更接近理想超结的理论极限。使器件更接近理想超结的理论极限。使器件更接近理想超结的理论极限。
【技术实现步骤摘要】
一种完全消除衬底辅助耗尽效应的半导体场效应管
[0001]本专利技术涉及场效应晶体管
,特别是一种完全消除衬底辅助耗尽效应的超结横向双扩散金属氧化物半导体场效应管。
技术介绍
[0002]作为中小型电力电子领域的主流功率半导体开关器件和DC
‑
DC转换的核心电子器件,横向双扩散金属氧化物半导体场效应管(LDMOS)一直是研究热点。当代表其导通特性的比导通电阻(R
on,sp
)和击穿电压(BV)之间的功率
‑
指数关系接近硅的理论计算极限时,其发展遇到了瓶颈。超结(SJ)思想的出现为LDMOS的发展提供了新的思路,并得到了广泛的研究。当前超结LDMOS(SJ
‑
LDMOS)的主要问题是衬底辅助耗尽效应对超结中超结N柱超结P柱的影响。近年来,研究人员针对这个问题提出了许多优化技术。如采用蓝宝石、金刚石基板,采用SOI工艺,或者在SJ层与基板之间加N型缓冲层等,目前难题为横向SJ
‑
LDMOS以在保证BV的情况下降低器件的R
on,sp
。现有技术CN104716190B公开了一种新的SJ
‑
LDMOS器件,在N型衬底外延层上制作半超级结,并且在半超级结区上引入P型埋层,该专利技术与传统的超级结相比,通过N区和P型埋层的共同作用,补偿了超级结内N型柱区和P型柱区之间的电荷不平衡,克服了衬底辅助效应,提高了击穿电压。但是专利技术人经进一步研究发现,该方案中衬底的存在仍然阻碍了超结结构在横向器件中达到理论最优性能,因为该方案会牺牲一部分沟道区,还会使超结的浓度因补偿而降低,且该方案中的P型掺杂层浓度提升有限,浓度太大将会形成较大的空间电荷区,很难让器件具备理想超结的特性。
技术实现思路
[0003]针对现有技术存在的上述不足,本专利技术的目的是要提供一种消除衬底对超结层产生不利影响,且具有比当前横向超结器件技术更好的击穿电压和比导通电阻关系的一种完全消除衬底辅助耗尽效应的超结横向双扩散金属氧化物半导体场效应管。
[0004]为实现以上目的,本专利技术采用如下技术方案:
[0005]一种完全消除衬底辅助耗尽效应的半导体场效应管,包括P型衬底,所述P型衬底的上方为和包含超结P柱和超结N柱的超结,所述P型衬底的右上方为N型缓冲层,所述N型缓冲层的右上方为漏N重掺杂区,所述漏N重掺杂区用于使漏电极与N型缓冲层和包含超结P柱和超结N柱的超结形成欧姆接触,所述P型衬底的左上方为P型重掺杂区,所述P型重掺杂区右侧形成P阱,在所述P阱中形成源N型重掺杂区,源电极、栅电极和漏电极分布在整个器件的上表面,所述P型重掺杂区与源电极连接,所述漏N重掺杂区与漏电极连接。
[0006]优选的,超结的深度为3μm,超结N柱和超结P柱长度为15
‑
25μm。
[0007]优选的,所述超结N柱与超结P柱的宽度均为0.5μm,超结N柱的掺杂浓度为3
×
10
16
cm
‑3,超结P柱的掺杂浓度为3
×
10
16
cm
‑3。
[0008]优选的,所述N型缓冲层的长度为12μm,深度为6μm,掺杂浓度为3
×
10
15
cm
‑3。
[0009]优选的,所述P型缓冲层的长度为6μm,深度为3μm,掺杂浓度为8
×
10
16
cm
‑3。
[0010]优选的,所述P型重掺杂区的长度为3μm,深度为5μm,掺杂浓度为8
×
10
16
cm
‑3。
[0011]优选的,所述P阱的深度为3μm,长度为4μm,在其左上方形成源N型重掺杂区。
[0012]与现有技术相比,本专利技术具有以下有益效果
[0013](1)彻底消除衬底辅助耗尽效应:在本专利技术中,N型缓冲层通过电场调制缓解衬底辅助耗尽效应,在表面形成新的电场峰。同时本专利技术在衬底左右两侧通过欧姆接触与源电极和漏电极连接,使衬底具有源漏电压,并独立耗尽,最终通过电场调制在衬底表面形成的电场分布与矩形电场近似,且能够消除衬底对超结层电场的影响,最终完全消除衬底辅助耗尽效应。
[0014](2)击穿电压大幅提高:N型缓冲层可以减轻衬底对超结N柱的耗尽,减少超结P柱对漏N型重掺杂区的电场吸收,在器件表面增加了一个新的电场峰,以改善表面电场分布,P重掺杂区的加入使器件的电场分布接近于理想的矩形,而非传统的三角形结构,从而大幅提高器件的击穿电压。
[0015](3)导通特性大幅提高:N型缓冲层通过增加一个新的电场峰值来增加击穿电压。超结层的表面电场与衬底电场有相似的分布,在一定程度上缓解了衬底辅助耗尽效应,但并没有完全消除。所提出的器件将衬底与源电极和漏电极连接起来,并将衬底表面电位从零变为与漏极相同的高电压,使其具有与超结层相等的电压,因此N型缓冲层和P阱会完全耗尽衬底表面并形成与超结层基本相似的电场分布,最终将Ron,sp大幅降低,导通特性大大提高。
[0016](4)能有效地减弱从超结流向衬底的泄漏电流:通过左侧P型重掺杂区、P阱和右侧N型缓冲层及N型重掺杂区经过尺寸及浓度调节,让P型衬底上表面具有与超结上表面相同的电场分布,其等电势线沿超结、衬底表面为垂直分布,能有效抑制超结流向衬底的泄漏电流。
附图说明
[0017]通过阅读参照以下附图对非限制性实施例所作的详细描述,本专利技术的其它特征、目的和优点将会变得更明显:
[0018]图1为本专利技术完全消除衬底辅助耗尽效应的半导体场效应管结构示意图;
[0019]图中:1
‑
P型衬底、2
‑
P型重掺杂区、3
‑
P阱、4
‑
源N型重掺杂区、5
‑
源电极、6
‑
栅电极、7
‑
漏电极、8
‑
超结P柱、9
‑
超结N柱、10
‑
漏N重掺杂区、11
‑
N型缓冲层。
具体实施方式
[0020]下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术,但不以任何形式限制本专利技术。应当指出的是,对本领域的普通技术人员来说,在不脱离本专利技术构思的前提下,还可以做出若干变形和改进。这些都属于本专利技术的保护范围。
[0021]一种完全消除衬底辅助耗尽效应的半导体场效应管,包括P型衬底1,所述P型衬底1的上方为和包含超结P柱8和超结N柱9的超结,所述P型衬底1的右上方为N型缓冲层11,所述N型缓冲层11的右上方为漏N重掺杂区10,所述漏N重掺杂区10的作用在于使漏电极7与N型缓冲层11和包含超结P柱8和超结N柱9的超结形成欧姆接触,所述P型衬底1的左上方为P
型重掺杂区2,所述P型重掺杂区2右侧形成P阱3,在所述P本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种完全消除衬底辅助耗尽效应的半导体场效应管,其特征在于,包括P型衬底,所述P型衬底的上方为包含超结P柱和超结N柱的超结,所述P型衬底的右上方为N型缓冲层,所述N型缓冲层的右上方为漏N重掺杂区,所述漏N重掺杂区用于使漏电极与N型缓冲层和包含超结P柱和超结N柱的超结形成欧姆接触,所述P型衬底的左上方为P型重掺杂区,所述P型重掺杂区右侧形成P阱,在所述P阱中形成源N型重掺杂区,源电极、栅电极和漏电极分布在整个器件的上表面,所述P型重掺杂区与源电极连接,所述漏N重掺杂区与漏电极连接。2.根据权利要求1所述完全消除衬底辅助耗尽效应的半导体场效应管,其特征在于,超结的深度为3μm,超结N柱和超结P柱长度为15
‑
25μm。3.根据权利要求1所述完全消除衬底辅助耗尽效应的半导体场效应管,其特征在于,所述超结N柱与超结P柱的宽度均为0.5μm,超结N柱的掺杂浓度为3
×
10
16
cm
‑3,超结P柱的掺杂浓度为3
【专利技术属性】
技术研发人员:朱顺威,贾护军,张云帆,王欢,杨银堂,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。