可开关控制的芯片上去耦单元制造技术

通常，在一方面，公开了一种可开关控制的芯片上去耦单元。该可开关控制的芯片上去耦单元包括一去耦器件和一器件阻尼元件。该器件阻尼元件可以作为数字式。在低功率模式阻尼元件可以切断以保存电力。这里公开了其它的实施例。

【技术实现步骤摘要】

本专利技术涉及一种可开关控制的芯片上(on-die)去耦单元以及包括去耦单元的集成电路和系统。
技术介绍
集成电路(IC)通常由集成电路封装附近的外部高效调压器模块提供的一个或多个电源电压供电。该电力通过电源层，引脚，通孔和突起被提供到集成电路芯片。当由于可变芯片活性发生快速的电流瞬变时有可能发生电压降。使用电力输送去耦元件以减小这些压降。去耦元件可以包括主板、封装离散电容器和芯片上去耦单元(作为电容器)。封装电容器的有效串联电感与封装寄生电感一起使得封装电容器在超过100MHz的频率时作为去耦元件是无效的。因为现代IC在频率超过100MHz时引起明显的电流瞬变，芯片上去耦单元需要将最后生成的电压振荡保持在合理范围内。去耦单元的有效串联电阻用来抑制在封装和芯片上去耦电容器操作之间的频率范围内的电力输送网络电压振荡。当前的封装电容器技术可以不提供有效的串联电阻以抑制由封装芯片谐振引起的振荡，其可以发生在100MHz-1GHz的范围内。适当的芯片上去耦有效串联电阻需要抑制封装芯片谐振以阻止在电力输送网络阻抗曲线(由于随着邻近频率成分变化的芯片电流负荷瞬变导致的电压振荡的高幅度)中高的峰值。图1示出了用于电源去耦的芯片上去耦单元100。该去耦单元100包括与电阻阻尼元件120(在芯片上形成的聚硅电阻器)串联的去耦器件110(累加型PMOS电容器)。该去耦器件110可以耦合到地130以及电阻阻尼元件120可以耦合到电源140。该去耦器件110可以利用其栅极电容以将电源140和地130分离。电阻阻尼元件120可以用来抑制封装电容器寄生电感和芯片上去耦之间的预期的LC振荡。
技术实现思路
根据本专利技术的一个方面，提供了一种可开关控制的芯片上去耦单元，包括去耦器件；以及耦合到该去耦器件的阻尼元件，其中该阻尼元件能充当数字开关。根据本专利技术的另一个方面，提供了一种集成电路，包括耦合到电源的阻尼元件，其中该阻尼元件能够基于集成电路的操作状态而开启或关闭；以及与该阻尼元件串联的去耦器件。根据本专利技术的另一个方面，提供了一种系统，包括具有有源电路和去耦电路的处理器芯片，其中去耦电路用于断开提供给有源电路至少一些子集的电力，其中去耦电路与有源电路并联，以及其中去耦电路包括耦合到电源的阻尼元件，其中该阻尼元件能充当数字开关，以及其中该阻尼元件能充当基于无线设备的操作功率模式状态的开关；以及与阻尼元件串联并接地的去耦器件；以及用于通信的天线。附图说明 从下面详细描述中各种实施例的特点和优点将变得显而易见，其中 图1示出了当前芯片上去耦单元的实例； 图2示出了根据一实施例提供给集成电路(IC)的电源简化等效电路图的实例； 图3示出了根据一实施例的可开关控制的芯片上去耦单元的实例； 图4示出了根据一实施例的可开关控制的芯片上去耦单元的实例； 图5示出了根据一实施例的频域上电力输送阻抗曲线的实例； 图6示出了根据一实施例的使用可开关控制的去耦器件的功能框图系统的实例。具体实施例方式图2示出了提供给集成电路(IC)的电源简化等效电路图的实例。该电源通过电压调节器210提供给IC(电源节点200)。基于IC的瞬时活性IC芯片消耗可变的电流220的量。由于可变IC电流消耗可以发生快速电流瞬变并导致电源电压振荡。电源电平的振荡可导致IC性能显著退化，更高可靠性危险，以及甚至是系统失效。电力输送去耦可用来减小电压振荡的幅度。电压调节器210以及其有效输出阻抗230为了电流负载瞬变可以停止稳定电压电平，该电流负载瞬变的频谱成分是大于某一水平(例如，100KHz)。主板和封装去耦元件240可以帮助对于有限频率范围(如，大到100MHz)减小电源电压振荡，这是由于其内部的串联阻抗250和到芯片的寄生通路阻抗260。芯片上去耦可以并行于芯片电流负载220执行。芯片上去耦器件(例如，电容器)270可用于稳定功率并减小更高频率(例如，大于100MHz)的电压振荡。阻尼元件(例如电阻器)280可以提供所需的阻尼来减小封装寄生电感路径260和芯片去耦270之间产生的预期LC谐振。现代微处理器可以控制核心电源并因此可显著减小低功率模式(例如，休眠，空转，等待)的核心泄漏。然而，一些附属电源，例如I/O电源和模拟电路专用电源，不具有可变的电压电平控制并因此在活动状态和空转状态具有相同的电压电平。因此，在低功率模式中这些附属电源的去耦器件泄漏(例如，栅极泄漏)可贡献功耗的显著部分。在低功率模式中减少这样的功耗(例如，栅极泄漏)是期望的。图3示出了用于电源去耦(例如，核心电源，I/O电源，模拟电源)的可开关控制的芯片上去耦单元300的实例。去耦单元300包括同阻尼元件320串联的去耦器件310以及一开关器件330。去耦器件310可以将电源350和地340断开。阻尼元件320可用来抑制封装电容器寄生电感和芯片上去耦之间预期的LC谐振。当IC是低功率模式时开关器件330可以打开和禁止(关闭)去耦单元300，并且当IC处于工作模式(例如，非低功率模式)时将去耦单元使能(开启)。图4示出了可开关控制的芯片上去耦单元400的一个实例。去耦单元400包括与地430和电源440之间的有源器件阻尼元件420串联的去耦器件(例如，电容器)410。去耦器件410可以是累加态PMOS电容器或任何其它的芯片上电容器件。有源器件阻尼元件420可以是一个或多个晶体管，其可以充当数字开关以及提供电源电压振荡衰减所需的有效阻抗。一堆器件(所示的一对PMOS晶体管)可以被使用，因为更大的宽度可以增加阻尼电阻值(设备Rds)的精确性并增加过程/电压/温度的稳定性。图5示出了频域上的电力输送阻抗曲线。一优选的阻尼阻抗曲线510包括在某个频率范围上由于封装电容器有效电感路径的阻抗增加。优选阻尼阻抗曲线510然后稳定在由芯片上阻尼元件设定的值。如果阻尼元件值对于特定IC进行调节可以基本得到优选阻尼曲线510。如果阻尼元件有太低的电阻则可以导致次阻尼阻抗曲线520。次阻尼阻抗曲线520可以显示由于封装电感和芯片上去耦次阻尼LC交互的大阻抗谐振。如果阻尼元件具有太高的阻抗，过阻尼阻抗曲线530可以导致在高频率范围的高阻抗和大电压振荡。电阻阻尼元件可以易受可靠问题的影响并敏感于处理/电压/温度(PVT)。如果电阻元件的值变化很大它可以影响电力输送阻抗曲线并将其优选调节510偏移到次阻尼状态520或过阻尼状态530。利用有源器件阻尼元件(例如，图4的420)可以更好保持对于特定IC调谐的阻尼值并减小到优选的阻尼曲线510的偏移量(次或过阻尼)。当IC是低功率模式时器件阻尼元件420可以充当一打开开关，关掉去耦元件400，以及当IC是工作模式(例如，非休眠)时器件阻尼元件420可以充当一闭合开关，开启去耦元件。去耦单元400可以包括一输入端450以接收一使能信号。输入450可以到器件阻尼元件420以控制其操作。输入450可以到有源器件阻尼元件420中晶体管的栅极。使能信号可以用来激活或去激活器件阻尼元件420(例如，打开或闭合开关)并因此去激活或激活去耦单元400。如果阻尼元件420被激活(例如，闭合开关)，它将提供需要的有效阻抗以及去耦器件410将充当有效的芯片上电容器并将消耗栅极泄漏功率。如果本文档来自技高网...

【技术保护点】
一种可开关控制的芯片上去耦单元，包括：　　　　去耦器件；以及　　　　耦合到该去耦器件的阻尼元件，其中该阻尼元件能充当数字开关。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：O维金斯基，N夏米尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]