电源电路及具备该电源电路的电子设备制造技术

一种电源电路，防止由单一导电型（ｎ型或ｐ型）的ＭＯＳ晶体管构成的用作ＤＣ／ＤＣ变换器的电源电路的输出电压降低并且改善效率。从电平移动电路向充电泵电路输入具有振幅［２×ＶＤＤ］的控制电压，因而即使是节点电位成为［２×ＶＤＤ］的场合，ｐＭＯＳ晶体管也能保持截止状态，从而避免从ｐＭＯＳ晶体管的电流漏泄。由此可防止直流输出电压的降低。采用充电泵电路的节点电位作为电平移动电路的输入，因而即使是电平移动电路的节点电位为高电平的场合，也能保持ｐＭＯＳ晶体管为截止状态。

【技术实现步骤摘要】

本专利技术涉及电源电路及具备该电源电路的电子设备，特别是涉及由单一导电型(n型或p型)的MOS晶体管构成，适合用作把供给了的 直流输入电压变换为特别给定的电平的直流输出电压的DC/DC变换器 的电源电路及具备该电源电路的电子设备。
技术介绍
在由半导体元件构成的电源电路中，有由以晶体管等构成的电子 开关和电容器组成的充电泵电路。该充电泵电路是用半导体晶体管、 薄膜晶体管等来集成电子开关，因而能小型轻量化，所以广泛用于携 带电话机、笔记本电脑等携带用电子设备。作为构成半导体装置的电 路， 一般而言，因为具有n型MOS晶体管(以下称为「nMOS」)及p 型MOS晶体管(以下称为「pM0S」)的CMOS电路消耗功率低，所以 常常采用同CMOS电路。然而，为了制造采用CMOS电路的半导体装 置，除了需要成膜、掩膜曝光、蚀刻等工序之外，还有用于制作pMOS 及nMOS的多次杂质注入工序，制造工序变得复杂，这是存在的问题。另一方面，只以pMOS或nMOS的单一导电性的MOS晶体管构 成的半导体装置，因为可以在其制造工序中减少杂质注入等工序数， 所以制造工序变得比较简单。然而，在只以单一导电性的MOS晶体管 构成的场合，与CMOS相比，消耗功率大，噪声容限度低，输出余量 降低，这是存在的问题点。因此，提出了改善这些问题点的半导体装 置。以前，作为这种技术，例如有专利文献l(日本专利第3040885号 公报，第3页，图6)中记载的。专利文献1中记载的电源电路(在同文献中为「电压升压电路」)，如图18所示，由nMOS晶体管MT5A、 MT1A、 MT2A、 MT3A、 MT4A、 MT6A、 MT7A、 MT5B、 MT1B、 MT2B、 MT3B、 MT4B、 MT6B、 MT7B和电容C0A、 C1A、 C2A、 C3A、 C4A、 C5A、 COB、 C1B、 C2B、 C3B、 C4B、 C5B构成。该电源电路是根据 直流输入电压及互相反相位的时钟CLKA、 CLKB，生成电位比 同直流输入电压高的直流输出电压的电路。在该电压升压电路中，与时钟CLKA及时钟CLKB从低电位 向高电位的跳变，或从高电位向低电位 的跳变同步，各nMOS晶体管成为导通状态或截止状态。即，时钟CLKA 为低电位，且时钟CLKB为高电位时，理想的是，nMOS 晶体管MT5A、 MT1B、 MT2A、 MT3B、 MT4A、 MT6B、 MT7A成为 导通状态，并且nMOS晶体管MT5B、 MT1A、 MT2B、 MT3A、 MT4B、 MT6A、 MT7B成为截止状态。此时，节点N0A的电位被充电至从直 流输入电压按nMOS晶体管MT5A的栅极阈值电压降低的 电位。还有，节点N0B的电位，由于时钟CLKB跳变至高 电位，因而被升压至电位。节点N1B的电位， 因为nMOS晶体管MT1B为导通状态，所以与节点N0B成为同电位。其次，时钟CLKA的电位成为高电位时，由于电容COA已 经被充电至电压，因而节点NOA被升压至电位，如果nMOS晶体管MT1A为导通状态，贝!J 节点NlA也被升压至电位。同样，节点N1B从电位被升压至电位。以下，各节点依次升压， 直流输出电压，理想的是，被升压至电位。然而，在上述现有电源电路中，有以下问题点。即，因为在nMOS 晶体管应该成为截止状态的期间，导通状态还继续存在，所以升压电 压降低，这是存在的问题点。在上述图18表示的电源电路中，例如， 时钟CLKA为低电位，并且时钟CLKB为高电位时，节点.NOB被升压至电位，并且节点N1A被升压至电位。此时，nMOS晶体管MT1B成为导通状态的条件是与栅 极电极连接的节点N1A和与源极电极连接的节点NOB的电位差(栅 极 源极电极间电压Vgs)成为。另一方面，时钟CLKA为高电 位，并且时钟CLKB为低电位时，节点NOB的电位降低到 nMOS晶体管MT5B成为导通状态的电位为止。此时，节点NIA的电位降低至电位， nMOS晶体 管MT1B，在栅极.源极电极间电压Vgs为的场合，导通状态会继续存在。因此，电流从节点NIB 流到节点N0B，使得同节点N1B的升压电压降低。并且，节点NOB的 电位上升或节点NIA的电位降低，在同节点NOB和同节点NIA之间 的电压成为nMOS晶体管MT1B的栅极阈值电压以下时同nMOS晶体 管MT1B成为截止状态。因而，在该电源电路(充电泵电路)中，实际的 直流输出电压比还低，电源效率降低，这是存 在的问题点。其原因在于，构成充电泵的各nMOS晶体管的栅极信号不是用于 把同各nMOS晶体管完全置于截止状态的充分的电平。一般而言，MOS 晶体管的导通条件是栅极 源极间电压Vgs^VDD>Vth，并且截止条 件是Vgs《0V，图18中的nMOS晶体管MT1B成为导通状态的栅极信 号的电平是电位，成为截止状态的栅极信号的电平是电 位。该栅极信号是相对于振幅的时钟CLKA及时钟 CLKB，放大到振幅的信号。作为放大时钟的振幅的电路，有电平移动电路。在专利文献2(专 利文献2:特开2005 — 037842号公报，摘要，图l)记载的显示装置中， 包含这样的电平移动电路。该电平移动电路，如图19所示，由nMOS 晶体管MT1L、 MT2L、 MT3L构成。在该电平移动电路中，输入具有 电位或电位的电平的互相反相位的时钟INA、 INB，生成把高电位侧的电平从电位变换至电位所得的放大信号 OUTA。还有，在用pMOS晶体管构成具有与上述电平移动电路同样功能 的电平移动电路的场合，对于直流电源而言是通过互相更换电源电位 和电源电位来构成。另一方面，对于输入信号而言，需要 相对于高电位及低电位的时钟，把高电位侧变更为电位 ，并且把低电位侧变更为电位。这些时钟，振幅与 图19的场合是一样的，而电位电平按上升。因此，就需 要用于生成该电平移动电路的输入信号的别的信号生成电路，这是存 在的问题点。
技术实现思路
该专利技术是鉴于上述情况而提出的，其目的是提供通过把充电泵电 路和作为输出构成同充电泵电路的MOS晶体管的栅极信号的栅极控制 电路的电平移动电路组合起来，从而在由单一导电型的MOS晶体管构 成它们的场合，输出电压也不降低的电源电路及具备同电源电路的电 子设备。为了解决上述课题，根据该专利技术，提供电源电路，其具备充电 泵电路，具有MOS晶体管及电容，在时钟为第1电平且各MOS晶体 管为导通状态时，靠给定的直流输入电压通过各MOS晶体管把各电容 充电至作为充电电压的电压，在上述时钟为第2电平且各MOS晶体管 为截止状态时，生成使上述充电电压按上述时钟的振幅而变化所得的 电平的生成电压；以及栅极控制电路，对各MOS晶体管的栅极电极， 与各电容的电压向上述生成电压或上述充电电压的变化同步，施加用 于把各MOS晶体管置于截止状态或导通状态的控制电压。还有，该专利技术的电源电路，其中，上述栅极控制电路是以从上述 生成电压变为上述充电电压的上述电容的电位作为输入的电平移动电 路。根据上述构成，由栅极控制电路，对MOS晶体管的栅极电极，与电容的电压向生成电压或充电电压的变化同步，施加用于把同MOS晶 体管置于截止状态或导通状态的控制电压，因而能对同MOS晶体管确 实本文档来自技高网...

【技术保护点】
一种电源电路，具备：　　　　充电泵电路，具有至少一个ＭＯＳ晶体管及至少一个电容，在时钟为第１电平且上述至少一个ＭＯＳ晶体管为导通状态时，通过上述至少一个ＭＯＳ晶体管而施加给定的直流输入电压，从而把上述至少一个电容充电至充电电压，并且在上述时钟为第２电平且上述至少一个ＭＯＳ晶体管为截止状态时，生成使上述充电电压按上述时钟的振幅而变化所得的电平的生成电压；以及　　　　栅极控制电路，对上述至少一个ＭＯＳ晶体管的栅极电极，与上述至少一个电容的电压向上述生成电压或上述充电电压的变化同步，施加用于把上述至少一个ＭＯＳ晶体管置于截止状态或导通状态的控制电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：野中义弘，
申请(专利权)人：NEC液晶技术株式会社，
类型：发明
国别省市：JP[]