DC-DC转换器及方法技术

ＤＣ－ＤＣ转换器和用于补偿ＤＣ－ＤＣ转换器中的误差的方法。所述ＤＣ－ＤＣ转换器包括被耦合以通过多个开关接收操作电压源的电感器。通过具有基本上彼此平行的第一和第二电路路径的控制电路来控制所述开关。每个电路路径包括串联的两个开关电容比较器。电路路径这样起作用，以便在时钟周期的一部分期间，一个电路路径以误差纠正模式操作，及另一电路路径以正常模式操作。在所述时钟周期的不同部分期间，电路路径的操作模式转换。这考虑到取样系统中的标度间隔，其中至少一个电路路径总是主动的且以期望的方式响应于输入信号。

【技术实现步骤摘要】

本专利技术一般涉及调节器电路，尤其涉及DC到DC转换器。技术背景电池操作设备如移动电话、便携式计算机、计算器、摄像机、个 人数字助理(PDAs)、视频游戏控制器等一般包括在负栽产生恒定 的电源电压的DC-DC转换器。虽然在负载提供恒定的电压，电池电 压随着电池放电而降低。这些电路包括开关，其在电池和负栽之间及 在负载和地面之间使用低损耗开关交替连接电感器，所述开关通常操 作在固定的频率。换句话说，电路这样转换连接，以便在时钟周期的 一部分期间，电感器连接在电池和负载之间，而在时钟周期的另一部 分期间，开关将电感器连接在负载和地面之间。作为选择，它们能在 电池和地面之间以及在负栽和地面之间交替连接电感器。负载被吸收 交流("AC")分量的大电容器分流，该交流分量使负载电压有低的 紋波。DC-DC转换器包括负反馈回路，其通过修改开关的占空因数来 使负栽电压的一部分与参考电压相符。稳定负反馈回路是困难的，因 为它包括电感器和分流电容器，并以范围广阔的负栽电流操作。用于 稳定反馈回路的一个技术包括设计该回路具有两个串联比较器，其中 第一比较器响应于负载电压误差而产生电流输出，而第二比较器控制 开关的占空因数以使峰值电感器电流适应于第一比较器的输出。该技 术称为电流模式控制或电流程序化控制。在电感器连接在负栽两端的时间间隔期间，如果负栽电流太低， 它的电流可能反向.为了阻止这种情况出现，可在反馈回路中包括第 三比较器。当前的电路一般使用互补性氧化金属半导体(CMOS )技术来制 造比较器。该技术提供具有低损耗开关并可进入低功率待用模式的比 较器。然而，它们使用很多价格高的电阻器来限制控制器电路的电流。 此外，使用CMOS技术制造价格高的电阻器消耗大面积的半导体材 料。大面积的使用还引入大的寄生电容，这是不期望的，因为它们降 低了转换速度并增加了 CMOS器件的功率消耗。因此，存在对DC-DC转换器和补偿DC-DC转换器中偏移误差 的方法的需要。成本和时间高效的制造对DC-DC转换器是有利的。附图的简要说明结合附图阅读下面详细的说明，将会更好地理解本专利技术，其中相 同的参考符号指定相同的元件，且其中图l是根据本专利技术实施例的DC-DC转换器的示意图；图2是用于附图说明图1的DC-DC转换器的定时图；图3是配置成以偏移纠正操作模式操作的图l的DC-DC转换器 的一部分的示意图；图4是配置成以正常操作模式操作的图3的DC-DC转换器的一 部分的示意图；图5是配置成以偏移纠正操作模式操作的图3的DC-DC转换器的另一部分的示意图；图6是配置成以正常操作模式操作的图5的DC-DC转换器的一部分的示意图；图7是图1的DC-DC转换器的另一部分的示意图；图8是;f艮据本专利技术另一实施例的DC-DC转换器的示意图；和图9是图8的DC-DC转换器的零交叉检测电路部分的示意图。详细说明本专利技术一般提供开关直流-直流("DC-DC")转换器，其能够从电池接收输入电压VBATT并提供具有较低电压电平的调节的输出电 压。根据一个实施例，本专利技术包括具有电感器的DC-DC转换器，该 电感器具有被耦合以通过多个开关接收输入功率信号的一个端子和 耦合到负载的另一端子。开关重复操作在期望的时钟频率，并具有响 应于从控制电路产生的信号的转换时刻(commutation instant)。控制 电路具有两个电路路径并调整负栽电压使其与参考电压有期望的关 系，每个电路路径由多个电路元件组成。电路路径这样操作，以便使 任一路径的一个或更多的电路元件可以被暂时转换到误差纠正模式， 而另 一路径的元件保持在正常操作模式。这允许消除与电路元件有关 的误差，而不限制开关的状态。优选地，在第一时钟周期的第一部分 期间，路径的元件以误差纠正模式操作，而在第一时钟周期的剩余部 分及所有后面或第二时钟周期期间，路径的元件以正常模式操作。在 第二时钟周期期间选择来自这些电路元件的输出。本实施例的优点是，由从误差纠正模式到正常操作模式的转换产生的瞬时干扰效应实 质上被消除了。根据另一方面，每个电路路径包括电压比较器，其响应于负载电 压的一部分和所应用的参考电压之间的差值而产生输出。电压比较器 优选地包括具有滤波器的电路元件，该滤波器适合于稳定(dote)具有 动态性能的回路。滤波器被耦合以提供输出信号分量，该分量对两个 电路路径是公有的，并通过积分信号而得到，所述信号从两个比较器 的电路元件的输入信号相等地产生。此外，每个电路路径包括第二比 较器，其响应于来自电压比较器的输出信号和表示在并发的时钟周期 期间提供到负栽的电荷的信号之间的差值。第二比较器的输出使开关 换向。根据另一方面，在电容器两端形成的电压作为表示提供到负栽的 电荷的信号，电容器在每个时钟周期的起始处乱故电并被与流经电感 器的电流成比例的电流充电。根据另一方面，恒定的电流合并与流经所述电感器的电流成比例 的电流，以抑制电路振荡。所述恒定的电流具有根据输入和负栽电压导出的量值。应注意，术语"配置"用于描述开关位置。因此，开关可配置成将 该开关的转换端子连接到另一电路元件，即，开关被闭合，或开关可 配置成转换端子不与另一电路元件连接，即，开关被打开。图1是根据本专利技术实施例的DC-DC转换器10的示意图。图1 示出的是多个开关电容("SC，，)比较器12、 14、 16和18、选择器电 路20、驱动器电路22及电压平衡电路24。 SC比较器12、 14、 16和 18、选择器电路20及驱动器电路22合作以形成控制电路23。 SC比 较器12和16形成电路路径或信号的一部分，而SC比较器14和18 形成电路路径或信号的一部分。此外，DC-DC转换器10包括多个晶 体管26、 28、 30和32以及积分电容器46。更特别地，SC比较器12 具有被耦合以接收参考电压VREF的输入12i和被耦合到输出节点34 的输入122、被耦合以接收时钟信号CALA的输入、被耦合以接收时 钟信号ACTA的输入以及连接到SC比较器16的输入162的输出。SC 比较器14具有被耦合以接收参考电压V肌F的输入1A和被耦合到输 出节点34的输入142、被耦合以接收时钟信号CALB的输入、被耦合 以接收时钟信号ACTB的输入以及连接到SC比较器18的输入182 的输出。优选地，SC比较器12和14相互匹配并包括衰减元件、比 较器元件和滤波元件。参考图3和图4进一步描述SC比较器12和 14。 SC比较器16具有被耦合以接收输入电压VmT的输入16p被耦 合以接收时钟信号CALA的输入、被耦合以接收时钟信号ACTA的 输入以及连接到选择器电路20的输入的输出。SC比较器18具有被 耦合以接收输入电压VmT的输入18i、被耦合以接收时钟信号CALB 的输入、被耦合以接收时钟信号ACTB的输入以及连接到选择器电路 20的另一输入的输出。选择器电路20具有连接到驱动器电路22的输出、连接到SC比 较器16的输出的输入、连接到SC比较器18的输出的输入以及被耦 合以接收时钟信号CLK/2的输入。时钟信号CLK/2具有的频率是主 时钟50提供的主时钟信号CLKMATR的一半。驱动器电路22具有连接到选择器电路20的输出的输入、连接到 晶体管26和本文档来自技高网...

【技术保护点】
一种方法，用于补偿ＤＣ－ＤＣ转换器中的误差，包括：　　　　提供具有至少一个电路元件的第一信号路径；　　　　提供具有至少一个电路元件的第二信号路径；和　　　　将所述第一或第二信号路径之一转换到误差纠正模式，以补偿在所述误差纠正模式中的所述第一或第二信号路径中所述至少一个电路元件的误差，其中所述第一或第二信号路径的另一信号路径在正常操作模式中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：麦克尔约翰盖伊，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US[美国]