一种大功率立体堆叠三维集成射频前端微系统技术方案

本发明专利技术公开了一种大功率立体堆叠三维集成射频前端微系统，所述射频前端微系统为立体堆叠结构，所述立体堆叠结构包括下SiP和上SiP，所述下SiP与上SiP之间通过球栅阵列封装BGA或SMD实现信号互联，所述射频前端微系统信号输出通过下SiP的下底面以BGA或SMD的形式完成；所述下SiP与上SiP分别包括若干介质层，各介质层的上下表面均生长有金属布线层，各介质层通过晶圆级键合的方式完成堆叠与密封，各介质层间通过金属化介质通孔完成信号垂直互连；所述下SiP与上SiP中通过对各层介质的选择性刻蚀与晶圆级键合形成供器件异构掩埋的若干独立微腔。该射频前端微系统具有集成度高、体积小、重量轻、通用性强的优点。通用性强的优点。通用性强的优点。

【技术实现步骤摘要】
一种大功率立体堆叠三维集成射频前端微系统


[0001]本专利技术属于射频微波
，特别涉及一种大功率立体堆叠三维集成射频前端微系统。

技术介绍

[0002]作为无线电子信息系统的重要组成部分，射频前端对系统的形态、体积、重量、性能均具有直接影响。射频前端主要完成信号的收/发、滤波、放大、通道选择、频率选择与变换、可控衰减等功能。传统射频前端基于分立器件、印制板、腔体以及接插件完成设计，利用微组装手段完成装配，技术成熟，工艺稳定，已得到广泛应用。然而，随着无线电子信息系统一体化、小型化、多功能化的需求愈发迫切，传统射频前端难以小型化、轻薄化，装配、调试费时费力等劣势已无力匹配系统发展的需要。同时，新一代无线电子信息系统架构要求前端具备扁平化、轻薄化、器件化的特征，使得传统射频前端基本无法适应新一代系统架构需求。
[0003]随着以晶圆级封装(Wafer Level Package，WLP)、扇出封装(Fan out)、硅通孔、倒装焊(Flip Chip)、微凸点以及三维堆叠等为代表的先进三维集成工艺技术不断成熟，使得射频前端微系统化设计成为可能。将先进三维集成工艺技术应用于射频前端的设计，能够数量级降低前端的体积与重量，大幅提高前端性能与功能密度，实现射频前端批量化、自动化生产，降低前端成本。微系统化的射频前端，能够克服传统射频前端已有缺点，适配新一代无线电子信息系统的需求。

技术实现思路

[0004]本专利技术的目的在于，为克服现有技术缺陷，提供了一种大功率立体堆叠三维集成射频前端微系统，能够有效解决传统射频前端模块体积与重量大、集成度低、成本高、调试与测试费时费力等缺点。
[0005]本专利技术目的通过下述技术方案来实现：
[0006]一种大功率立体堆叠三维集成射频前端微系统，所述射频前端微系统为立体堆叠结构，所述立体堆叠结构包括下SiP和上SiP，所述下SiP与上SiP之间通过球栅阵列封装BGA或SMD实现信号互联，所述射频前端微系统信号输出通过下SiP的下底面以BGA或SMD的形式完成；所述下SiP与上SiP分别包括若干介质层，各介质层的上下表面均生长有金属布线层，各介质层通过晶圆级键合的方式完成堆叠与密封，各介质层间通过金属化介质通孔完成信号垂直互连；所述下SiP与上SiP中通过对各层介质的选择性刻蚀与晶圆级键合形成供器件异构掩埋的若干独立微腔；所述下SIP配置为完成微系统的信号接收、收发状态切换、通道选择、滤波、放大以及可控衰减，且所述下SIP中对应电路的各元器件均异构埋设于下SIP的各微腔内；所述上SiP配置为完成微系统信号放大、滤波、功放驻波检测与保护；且上SiP中对应电路的各元器件均异构掩埋于上SiP对应的微腔中。
[0007]根据一个优选的实施方式，所述金属布线层不限于为金、铜、银、钨、钼材料，且其
厚度为1μm
‑
15μm。
[0008]根据一个优选的实施方式，所述上SiP和下SiP中各介质层不限于由硅和/或玻璃构成。
[0009]根据一个优选的实施方式，所述上SiP和下SiP分别由4
‑
5层介质层构成，每层介质层厚度在100μm
‑
1000μm之间。
[0010]根据一个优选的实施方式，所述下SiP与上SiP中各微腔的高度基于待设置的元器件的高度决定。
[0011]根据一个优选的实施方式，若元器件最大高度低于一个介质层高度则微腔高度为两个介质层高度，若元器件最大高度大于一个介质层高度则微腔高度为三个介质层高度。
[0012]根据一个优选的实施方式，所述下SiP和上SiP分别基于对应电路中所选用元器件的最大高度确定介质层数量；若下SiP中对应电路选用的元器件最大高度大于一个介质层厚度，则下SiP介质层数量为5层，否则介质层数量为4层；若上SiP中对应电路选用的元器件最大高度大于一个介质层厚度，则上SiP介质层数量为5层，否则介质层数量为4层。
[0013]根据一个优选的实施方式，下SiP对应电路使用的各元器件设置于底层介质层的表面，上SiP对应电路使用的各元器件设置于顶层介质层的表面。
[0014]前述本专利技术主方案及其各进一步选择方案可以自由组合以形成多个方案，均为本专利技术可采用并要求保护的方案。本领域技术人员在了解本专利技术方案后根据现有技术和公知常识可明了有多种组合，均为本专利技术所要保护的技术方案，在此不做穷举。
[0015]本专利技术的有益效果：
[0016]基于先进集成工艺实现射频前端立体堆叠设计，在相同电性能指标下，能够将传统前端体积与重量缩小至少10倍以上。极短的信号传输路径，有效降低该前端微系统功耗，同时具备兼容200MHz
‑
100GHz电路应用的能力。
[0017]微系统化设计，能够实现射频前端全流程自动化、批量化生产，同时避免传统人工调试，能够有效提高生产效率，降低生产成本。
[0018]无源器件(滤波器、功分器、耦合器等)与封装一体化设计与加工，能够有效减少射频前端芯片使用数量，进一步降低前端成本。
[0019]独立密闭金属化微腔具备良好的电磁屏蔽能力，使得该微系统收发电路间拥有优良的隔离度，同时具备良好的抗电磁干扰能力。
[0020]倒置堆叠设计能够将大功率功放产生的热量向上导出，避免对电路其余部分产生影响，扩展了该结构在大功率场景的应用。
[0021]一体化设计使得前端微系统无需电缆、接插件、结构件等就能方便的与射频系统进行互连，支撑新一代更大规模射频信息系统的集成。
附图说明
[0022]图1是本专利技术实施例中一种大功率立体堆叠三维集成射频前端微系统结构示意图；
[0023]图2为本专利技术实施例中一种大功率立体堆叠三维集成射频前端微系统组成框图；
[0024]其中，1
‑
第一介质层，2
‑
第二介质层，3
‑
第三介质层，4
‑
第四介质层，5
‑
第五介质层，6
‑
第六介质层，7
‑
第七介质层，8
‑
第八介质层，9
‑
第九介质层，10
‑
第十介质层，11
‑
第一
布线层，12
‑
第二布线层，13
‑
第三布线层，14
‑
第四布线层，15
‑
第五布线层，16
‑
第六布线层，17
‑
第七布线层，18
‑
第八布线层，19
‑
第九布线层，20
‑
第十布线层，21
‑
第十一布线层，22
‑
第十二布线层，23
‑
第十三布线层，14
‑
第十四布线层，25
‑
第十五布线层，26
‑
第十六布线层，27
‑...

【技术保护点】

【技术特征摘要】
1.一种大功率立体堆叠三维集成射频前端微系统，其特征在于，所述射频前端微系统为立体堆叠结构，所述立体堆叠结构包括下SiP和上SiP，所述下SiP与上SiP之间通过球栅阵列封装BGA或SMD实现信号互联，所述射频前端微系统信号输出通过下SiP的下底面以BGA或SMD的形式完成；所述下SiP与上SIP分别包括若干介质层，各介质层的上下表面均生长有金属布线层，各介质层通过晶圆级键合的方式完成堆叠与密封，各介质层间通过金属化介质通孔完成信号垂直互连；所述下SiP与上SiP中通过对各层介质的选择性刻蚀与晶圆级键合形成供器件异构掩埋的若干独立微腔；所述下SiP配置为完成微系统的信号接收、收发状态切换、通道选择、滤波、放大以及可控衰减，且所述下SiP中对应电路的各元器件均异构埋设于下SiP的各微腔内；所述上SiP配置为完成微系统信号放大、滤波、功放驻波检测与保护；且上SiP中对应电路的各元器件均异构掩埋于上SiP对应的微腔中。2.如权利要求1所述的大功率立体堆叠三维集成射频前端微系统，其特征在于，所述金属布线层不限于为金、铜、银、钨、钼材料，且其厚度为1μm
‑
15μm。3.如权利要求1所述的大功率立体堆叠三维集成射频前端微系统，其特征在于，所述上SiP和下SiP中各介质层不限于由硅和/或玻璃构...

【专利技术属性】
技术研发人员：张睿，祁冬，张先荣，朱勇，王志辉，陆宇，蒲韵溪，邱钊，张凯，黄明，赵永志，齐腾飞，赵宇，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：