三维存储器及其制备方法技术

本申请提供了一种三维存储器及其制备方法。制备三维存储器的方法包括：形成沿第一方向堆叠的叠层结构，其中，所述叠层结构中贯穿有多个沟道结构；形成沿第二方向贯穿所述叠层结构的顶部选择栅切口，其中，所述沟道结构分布于所述顶部选择栅切口的两侧，所述第二方向垂直于所述第一方向；以及在所述顶部选择栅切口内形成填充层，其中，所述填充层具有至少部分暴露的导电层。分暴露的导电层。分暴露的导电层。

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。

技术介绍

[0002]近年来，随着集成电路技术的快速发展，人们对集成电路中的存储器性能的要求也越来越高。3D NAND是一种新兴的存储器件，其通过垂直堆叠多层数据存储单元以解决二维或者平面闪存的限制性，可具备卓越的精度，支持在较小的空间内容纳较高的存储容量，进而有效降低成本和能耗。
[0003]在3D NAND制备工艺中，一般会形成叠层结构，并在叠层结构内形成具有存储功能的沟道阵列，沟道阵列会随叠层结构一起被之后工艺形成的栅线缝隙分割成多个部分。在常规3D NAND结构中，两栅线缝隙之间设置有9行沟道结构(简称为“9孔沟道阵列”)，这9行沟道结构对应于一个顶部选择栅极(Top Select Gate，TSG)，并被一个顶部选择栅切口分割为两部分，以在后续工艺中形成不同的核心区块，且顶部选择栅切口一般由绝缘的氧化物材料填充，可作为顶部选择栅极的阻挡沟道使用。
[0004]应当理解，该
技术介绍
部分描述的内容仅用于帮助理解本申请公开的技术方案，而并非一定属于本申请的申请日之前的现有技术。

技术实现思路

[0005]本申请一方面提供了一种制备三维存储器的方法。所述方法包括：形成沿第一方向堆叠的叠层结构，其中，所述叠层结构中贯穿有多个沟道结构；形成沿第二方向贯穿所述叠层结构的顶部选择栅切口，其中，所述沟道结构分布于所述顶部选择栅切口的两侧，所述第二方向垂直于所述第一方向；以及在所述顶部选择栅切口内形成填充层，其中，所述填充层具有至少部分暴露的导电层。
[0006]在一个实施方式中，所述叠层结构具有第一表面，所述顶部选择栅切口位于所述叠层结构的靠近所述第一表面的一侧，以及形成所述填充层的步骤包括：在所述顶部选择栅切口内依次形成绝缘层、粘合层以及导电层，其中，所述导电层的靠近所述第一表面的一侧暴露。
[0007]在一个实施方式中，多个所述沟道结构排列成与所述第二方向相互平行的行，所述方法还包括：形成贯穿所述叠层结构的栅线缝隙，其中，所述栅线缝隙将所述叠层结构分割成多个叠层部分，位于所述栅线缝隙和与其相邻的所述顶部选择栅切口之间的所述沟道结构的行数与位于两两相邻的所述顶部选择栅切口之间的所述沟道结构的行数相同。
[0008]在一个实施方式中，每个所述叠层部分包括核心区和台阶区，所述沟道结构位于所述核心区，所述台阶区覆盖有台阶区介质层，其中，形成所述顶部选择栅切口的步骤包括：去除所述核心区的一部分以及去除所述台阶区介质层的一部分，形成所述顶部选择栅切口。
[0009]在一个实施方式中，所述方法还包括：去除所述填充层的位于所述核心区的一部分形成空隙，并在所述空隙内填充刻蚀停止层，其中，所述导电层的位于所述台阶区介质层的部分暴露。
[0010]在一个实施方式中，所述沟道结构具有功能层和沟道层，所述顶部选择栅切口将与其相邻的所述沟道结构的功能层贯穿并暴露沟道层的至少部分，其中，在形成所述填充层过程中，所述绝缘层覆盖所述沟道层暴露的部分。
[0011]在一个实施方式中，所述填充层包括：位于所述台阶区的第一填充层部分和位于所述核心区的第二填充层部分，所述第一填充层部分沿第三方向的最大尺寸大于所述第二填充层部分在相同方向上的最大尺寸，其中，所述第三方向与所述第一方向垂直，且与所述第二方向垂直。
[0012]在一个实施方式中，所述方法还包括：在所述沟道结构的靠近所述刻蚀停止层的一侧形成沟道接触部，其中，所述沟道接触部与所述沟道结构接触，或者，所述沟道接触部的一部分与所述沟道结构接触，另一部分与所述刻蚀停止层接触。
[0013]本申请另一方面提供了一种三维存储器，包括：叠层结构；多个沟道结构，所述沟道结构沿第一方向贯穿所述叠层结构的一部分；以及填充层，沿第二方向贯穿所述叠层结构，并具有导电层，其中，所述第一方向和所述第二方向垂直。
[0014]在一个实施方式中，多个所述沟道结构排列成与所述第二方向相互平行的行，所述填充层的数量包括多个，以及所述三维存储器还包括：贯穿所述叠层结构的栅线缝隙结构，其中，位于所述栅线缝隙结构和与其相邻的所述填充层之间的所述沟道结构的行数与位于两两相邻的所述填充层之间的所述沟道结构的行数相同。
[0015]在一个实施方式中，所述填充层包括：绝缘层、粘合层以及导电层，其中，所述导电层位于所述绝缘层的远离所述沟道结构的一侧，所述粘合层位于所述导电层和所述绝缘层之间。
[0016]在一个实施方式中，所述沟道结构具有功能层和沟道层，所述填充层贯穿所述功能层并与所述沟道层接触。
[0017]在一个实施方式中，所述叠层结构包括核心区和台阶区，所述叠层结构位于所述核心区的部分贯穿有所述沟道结构，位于所述台阶区的部分覆盖有台阶区介质层，以及所述填充层贯穿所述叠层结构位于所述核心区的部分并延伸至所述台阶区介质层内。
[0018]在一个实施方式中，所述填充层包括：位于所述台阶区的第一填充层部分和位于所述核心区的第二填充层部分，所述第一填充层部分沿第三方向的最大尺寸大于所述第二填充层部分在相同方向上的最大尺寸，其中，所述第三方向与所述第一方向垂直，且与所述第二方向垂直。
[0019]在一个实施方式中，所述第二填充层部分包含端部和连接部，所述连接部将所述端部和所述第一填充层部分连接，所述导电层由所述第二填充层部分延伸至所述端部，以及所述端部沿所述第三方向的最大尺寸大于所述第二填充层部分在相同方向上的最大尺寸。
[0020]在一个实施方式中，所述三维存储器还包括：刻蚀停止层，覆盖于所述第一填充层部分上；以及沟道接触部，位于所述沟道结构的靠近所述刻蚀停止层的一侧，其中，所述沟道接触部与所述沟道结构接触，或者，所述沟道接触部的一部分与所述沟道结构接触，另一
部分与所述刻蚀停止层接触。
[0021]在一个实施方式中，所述三维存储器还包括：导电接触部，与所述端部内的导电层连接。
[0022]本申请提供的三维存储器及其制备方法可具有以下至少一个有益效果：
[0023]根据本申请的一些实施方式，在顶部选择栅切口中形成具有绝缘层和导电层的填充层，可有效抑制存储串之间因耦合而引起的电流泄漏以及本征泄漏。
[0024]根据本申请的一些实施方式，扩大顶部选择栅切口的端部尺寸，可改善与其连接的导电柱着陆移位的问题。
[0025]根据本申请的一些实施方式，在填充层上覆盖刻蚀停止层，可避免因沟道接触部的移位而引起填充层内的导电材料与沟道接触部短接。
附图说明
[0026]结合附图，通过以下非限制性实施方式的详细描述，本申请的其它特征、目的和优点将变得更加明显。在附图中：
[0027]图1至图5是一些实施方式的三维存储器的制备方法工艺示意图；
[0028]图6是根据本申请实施方式的三维存储器在不同操作状态下的示意图；
[0029]图7示意性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制备方法，包括：形成沿第一方向堆叠的叠层结构，其中，所述叠层结构中贯穿有多个沟道结构；形成沿第二方向贯穿所述叠层结构的顶部选择栅切口，其中，所述沟道结构分布于所述顶部选择栅切口的两侧，所述第二方向垂直于所述第一方向；以及在所述顶部选择栅切口内形成填充层，其中，所述填充层具有至少部分暴露的导电层。2.根据权利要求1所述的方法，其中，所述叠层结构具有第一表面，所述顶部选择栅切口位于所述叠层结构的靠近所述第一表面的一侧，以及形成所述填充层的步骤包括：在所述顶部选择栅切口内依次形成绝缘层、粘合层以及导电层，其中，所述导电层的靠近所述第一表面的一侧暴露。3.根据权利要求1所述的方法，其中，多个所述沟道结构排列成与所述第二方向相互平行的行，所述方法还包括：形成贯穿所述叠层结构的栅线缝隙，其中，所述栅线缝隙将所述叠层结构分割成多个叠层部分，位于所述栅线缝隙和与其相邻的所述顶部选择栅切口之间的所述沟道结构的行数与位于两两相邻的所述顶部选择栅切口之间的所述沟道结构的行数相同。4.根据权利要求3所述的方法，其中，每个所述叠层部分包括核心区和台阶区，所述沟道结构位于所述核心区，所述台阶区覆盖有台阶区介质层，其中，形成所述顶部选择栅切口的步骤包括：去除所述核心区的一部分以及去除所述台阶区介质层的一部分，形成所述顶部选择栅切口。5.根据权利要求4所述的方法，还包括：去除所述填充层的位于所述核心区的一部分形成空隙，并在所述空隙内填充刻蚀停止层，其中，所述导电层的位于所述台阶区介质层的部分暴露。6.根据权利要求4所述的方法，其中，所述沟道结构具有功能层和沟道层，所述顶部选择栅切口将与其相邻的所述沟道结构的功能层贯穿并暴露所述沟道层的至少部分，其中，在形成所述填充层过程中，所述绝缘层覆盖所述沟道层暴露的部分。7.根据权利要求4所述的方法，其中，所述填充层包括：位于所述台阶区的第一填充层部分和位于所述核心区的第二填充层部分，所述第一填充层部分沿第三方向的最大尺寸大于所述第二填充层部分在相同方向上的最大尺寸，其中，所述第三方向与所述第一方向垂直，且与所述第二方向垂直。8.根据权利要求1所述的方法，还包括：在所述沟道结构的靠近所述刻蚀停止层的一侧形成沟道接触部，其中，所述沟道接触部与所述沟道结构接触，或者，所述沟道接触部的一部分与所述沟道结构接触，另一部分...

【专利技术属性】
技术研发人员：杨远程，刘磊，周文犀，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：