本发明专利技术的目的是提高电压调整器的安全性。误差放大电路（２１），进行动作使基准电压ＶＲＥＦ和分压电压ＶＦＢ一致，控制ＰＭＯＳ１使输出电压ＶＯＵＴ恒定。保护电路（５０），当规定条件成立时，控制ＰＭＯＳ１为截止，停止电压调整器的输出，保护电压调整器。控制电路（２２），在由于输出端子上连接的负荷ＲＬ的急剧变动而输出电压ＶＯＵＴ过度降低、规定条件不成立的场合，控制ＰＭＯＳ１为导通，进行动作使输出电压ＶＯＵＴ升高，在输出电压ＶＯＵＴ过度降低而规定条件成立的场合，不以使输出电压ＶＯＵＴ升高的方式动作，通过保护电路５０保护电压调整器。
【技术实现步骤摘要】
电压调整器,页域本专利技术涉^SA输入电压生成恒定输出电压的电压调整器。背景狱一般，便携电话等电子设备aa充电式电池动作。对于电池设置电压调整 器，使即使该电池的充电状态变动，向电子设备的输出电压也不变动，电子设 备稳定地动作。另外，电压调整器，尽管即^a过电子设备负荷急剧变动也向 电子设备的输出电压不变动，使电子设备稳定地动作，但是有时还设置控制电路，为使电压调整器的输出电ffii—步稳定。这里说明在专利，i中提出的、皿控制电路的电压调整器。图3是现 有的电压调整器的电路图。输出^VOUTM31电阻R13和电阻R14分压，形成分压电压VFB。误 M^文大电路31比较分压iJE VFB和S I电压VREF1 ，使分压电压VFB和基 准电压VREF1成为相等那样动作。皿i^放大电路31的比较结果，控制 PMOS32，使输出电压VOUT成为恒定。在输出电压VOUT不，变动的场合，信号加法电路33向NMOS31输出 基准电压VREF2，因为NMOS31的栅极一源极间电压不皿NMOS31的阈值 电压，所以NMOS31不动作。因此，控制电路35不控制PMOS32。Mf出^EVOUT变得过低的场合，^M放大电路31的规定的内部节点 的腿变得过高。检测电路32检测该内部节点上的继变动的电压。信号加法 电路33在雜秘VREF2上加JdS31检测鹏32检测到的腿，向NMOS31 输出相加结果。因为NMOS31的栅极一源极间,皿NMOS31的阈值电压， 所以NMOS31动作。因此，控制电路35控制PMOS32。具体说，通过电流流 过NMOS31， PMOS32的栅极电压斷氏，PMOS32导通。于是，输出,VOUT 升高，输出电压VOUT成为恒定。另外，说鹏一专利文献l中提出的、搭载控制电路的电压调整器。图4是 现有的电压调整器的电路图。3在输出电压VOUT变得过低的场合，聽放大电路25的规定的内部节点 的电压变得过高。控制电路26检测该内部节点上的爐变动的电压。控制电路 26向PMOS35输出检测结果。于是，PMOS35的栅极电压陶氐，PMOS35导通。 于是，输出电压VOUT变高，输出电压VOUT成为恒定。专利文献1特开2005—352715号公报(图11)非专利文献lHoi Lee, K. T. Mok Ka Nang Leung著正EE TRANSACTIONS ON CIRCUrr AND SYSTEMS Design of Low-Power Analog Drivers Based on Slew-Rate Enhancement 'Circuits for CMOS Low-Dropout Regulators但是，不仅由于在输出端子上连接的负荷急剧变动，而且由于根据电压调 整器的过电流状态以及过热状态停止电压调整器的输出的保护功能，也会^！ 出电压VOUT继,。在负荷的急剧变动时，控制电路35可以检观懒出电压VOUT的陶氐而进 行4M出电压VOUT上升的动作，但是在保护功能起作用时，当控制电路35 进行，动作时，为保护电压调整器尽管停止电压调整器的输出，但是输出电 压VOUT变高，电压调整器的做功能不再起作用。因此，电压调整器的安全 性陶氐。
技术实现思路
本专利技术鉴于战问鹏出，其目的是衝共安全性高的电压调整器。 本专利技术为解决上述课题，本专利技术的电压调整器如下构成。 一种电压调整器，具有输出晶体管，用于根据输入电压输出恒定输出电 压；分压电路，分ffi^f述输出电压后输出生成的分压电压；難电压电路，用 于生皿准电压；^放大电路，该电路输入所述基准电压和所述分压电压，控制所述输出晶体管i妙; 述输出电压恒定；保护电路，用于检测电压调整器的异常，控制所述输出晶体管的输出；和控制电路，絲所述误差放大电路和所 述输出晶体管之间设置，当Mf述1MM放大电路接收^M述输出电压升髙的信 号时，控制所述输出晶体管^^述输出电压升高，当;!^f述保护电路接收检测 到所述异常的信号时，停止所述输出晶体管的控制。在本专利技术中，因为在通过保护电路使输出电压过度降低的场合，控制电路 不会动作4，出电压升高，所以为保护电压调整器而停止电压调整器的输出，电压调整器的保护功肖跑作用。因此，电压调整器的安全性变高。 附图说明图1是电压调整器的电路图。图2是^^输出电流以及输出电压的时序图。 图3是现有的电压调整器的电路图。 图4是现有的电压调整器的电路图。 符号说明1、 2、 6、 11、 7、 IOPMOS， 8、 12、 5、 4NMOS， BIAS1 3定电流电路， Rl、 R2电阻，A、 B、 C驗点，RL负荷，50微电路，51反相器，21误 差放大电路，22控制电路具体实施方式下面参照附图说明本专利技术的实施形式。首先说明电压调整器的结构。图1是ffi调整器的电路图。从输入电压生成恒定的输出电压的电压调整器，输入输入^J1 VIN，输出 输出电压VOUT。该输出电压VOUT被分压，成为分压^E VFB。分压, VFB与難电压VREF比较。电压调整器具有《W电路50、 ^M^大电路21以及控制电路22。另外， 电压调整器具有反相器51、 P沟道场自型晶体管(PMOS) 6、 PMOSl、电阻 Rl以及电阻R2。i^放大电路21具有PMOS7、 PMOSIO、 PMOSll、 N沟道场效应型晶体 管(NMOS) 8、 NMOS12、定电流电路BIAS2以及定电流电路BIAS3。控制电 路22具有PMOS2、 NMOS4、 NMOS5以及定电流电路BIAS1。PMOS7，栅^^接PMOS10的栅极，源极连接输入端子，漏丰1^接源极以 及连接点A。PMOS10,源鹏接输A^子，漏^3i接NMOS12的漏极。PMOS11， 栅職接PMOS10的漏极，源^i接输A^子，漏^^接定电流电路BIAS3以 及PMOSl的栅极。NMOS8，栅TOi基准电压电路(未图示)，源^i接定电 流电路BIAS2，漏^^g连接点A。 NMOS12，栅极连接连接点C,源鹏接 定电流电路BIAS2，漏极连接PMOS10的漏极。保护电路50连接到NMOS5 的栅极，舰反相器51连接PMOS6。 PMOS2，栅丰腿接驗点A，源^^接 输入端子，漏极313!3i接点B连接定电流电路BIASl。 PMOS6，源极连接输入端子，漏丰鹏接PM0S1的栅极。NMOS5，源极接地，漏^3i接连接点B。NMOS4， 栅^^接驗点B，源极接地，漏丰腿接PMOSl的栅极。PMOSl，源m^接 输A^子，漏^i接输出端子。电阻Rl鄉出端子和连接点C之间體，电 阻R2在地和连接点C之间體，负荷RL鄉出端子和脏间设置。定电流电路BIAS1 ~3 ，根据i!31^i电E电^成的^i电压VREF ■ 规定的电流。电阻R1以及电阻R2是分压电路，分压电齡压输出电压VOUT， 输出生成的分压4E VEB。^M放大电路21使S^电压VREF和分压^ VFB 一致那样动作，使输出电压VOUT恒定。进而，控制电路22也使输出电压VOUT 恒定。保护电路50微电压调整器。具体说，f跌电路50具有过电流^ 户电 路(未图示)以皿热保护电路(未图示)，过电流保护电路，在检测到电压调 整器中的输出电流IOUT的过电流状本文档来自技高网...
【技术保护点】
电压调整器，具有， 输出晶体管，用于根据输入电压输出恒定输出电压， 分压电路，分压所述输出电压而输出生成的分压电压， 基准电压电路，用于生成基准电压， 误差放大电路，输入所述基准电压和所述分压电压，控制所述输出晶体管使所述输出电压恒定， 保护电路，用于检测电压调整器的异常，控制所述输出晶体管的输出，和 控制电路，在所述误差放大电路和所述输出晶体管之间设置，当从所述误差放大电路接收使所述输出电压升高的信号时，控制所述输出晶体管使所述输出电压升高，当从所述保护电路接收检测到所述异常的信号时，停止所述输出晶体管的控制。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：铃木照夫，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。