本发明专利技术提供的有源面板级扇出型封装结构包括：衬底；有源薄膜晶体管接口电路层，位于所述衬底顶面，包括有源薄膜晶体管接口电路；互连层，位于所述有源薄膜晶体管接口电路层上且电连接所述有源薄膜晶体管接口电路；顶层外设器件，位于所述互连层上且电连接所述互连层；顶层芯片晶粒，位于所述互连层上且电连接所述互连层，所述顶层芯片晶粒为未经封装的硅基集成电路芯片；底层外设器件，位于所述衬底底面且电连接所述互连层；底层芯片晶粒，位于所述衬底底面且电连接所述互连层，所述底层芯片晶粒为未经封装的硅基集成电路芯片。本发明专利技术实现了对待封装硅基芯片进行功能扩展。了对待封装硅基芯片进行功能扩展。了对待封装硅基芯片进行功能扩展。
【技术实现步骤摘要】
有源面板级扇出型封装结构及其制备方法
[0001]本专利技术涉及芯片封装
，尤其涉及一种有源面板级扇出型封装结构及其制备方法。
技术介绍
[0002]随着集成电路封装技术的发展，芯片封装的作用开始不仅仅局限于对硅基芯片裸片的固定连接和引出引脚，功能化的封装逐渐受到人们的关注，越来越多的元件被希望封装在单个的封装体内以实现封装的集成化和紧凑化。扇出型面板级封装技术(Fanout Panel Level Package，FOPLP)利用面板技术中的多层互连线层对芯片的I/O进行重分配和扩展，但现有FOPLP技术仅实现了将无源元件集成在封装单元内，这对于利用单个封装体实现完整电子系统还存在不少距离。
[0003]因此，如何对封装结构进行改进，以扩展封装结构的功能，从而进一步提高封装结构的集成度，是当前亟待解决的技术问题。
技术实现思路
[0004]本专利技术提供一种有源面板级扇出型封装(Active Fanout Panel Level Package，AFOPLP)结构及其制备方法，用以解决现有的封装结构无法实现有源器件在封装单元内部的集成的问题，以扩展封装结构的功能，提高封装结构的集成度。本专利技术提供的封装结构除了利用面板技术的多层互连线实现对硅基芯片I/O的扩展，还利用面板技术中的有源薄膜晶体管构建功能电路，以对硅基芯片功能进行扩展，并且传感器、天线等外设也可以集成在面板上以实现对硅基芯片裸片的高度集成化功能性封装。
[0005]为了解决上述问题，本专利技术提供了一种有源面板级扇出型封装结构，包括：
[0006]衬底；
[0007]有源薄膜晶体管接口电路层，位于所述衬底上，包括有源薄膜晶体管接口电路，所述有源薄膜晶体管接口电路包括多个有源薄膜晶体管；
[0008]互连层，位于所述有源薄膜晶体管接口电路层背离所述衬底的一侧表面，所述互连层与所述有源薄膜晶体管接口电路电连接；
[0009]顶层外设器件，位于所述互连层背离所述有源薄膜晶体管接口电路层的一侧，所述顶层外设器件电连接所述互连层；
[0010]顶层芯片晶粒，位于所述互连层背离所述有源薄膜晶体管接口电路层的一侧，所述顶层芯片晶粒电连接所述互连层，所述顶层芯片晶粒为未经封装的硅基集成电路芯片；
[0011]底层外设器件，位于所述衬底背离所述有源薄膜晶体管接口电路层的一侧，所述底层外设器件电连接所述互连层；
[0012]底层芯片晶粒，位于所述衬底背离所述有源薄膜晶体管接口电路层的一侧，所述底层芯片晶粒电连接所述互连层，所述底层芯片晶粒为未经封装的硅基集成电路芯片。
[0013]可选的，所述顶层外设器件为传感器或者天线，所述底层外设器件为传感器或者
天线。
[0014]可选的，所述顶层芯片晶粒为数字集成电路芯片、模拟集成电路芯片或混合信号电路芯片，所述底层芯片晶粒为数字集成电路芯片、模拟集成电路芯片或混合信号电路芯片。
[0015]可选的，还包括：
[0016]顶层连接层，位于所述顶层芯片晶粒与所述互连层之间、以及所述顶层外设器件与所述互连层之间，用于固定连接所述顶层芯片晶粒与所述互连层、以及所述顶层外设器件与所述互连层；
[0017]底层连接层，位于所述底层芯片晶粒与所述衬底之间、以及所述底层外设器件与所述衬底之间，用于固定连接所述底层芯片晶粒与所述衬底、以及所述底层外设器件与所述衬底。
[0018]可选的，还包括：
[0019]第一连接结构，至少贯穿所述衬底和所述有源薄膜晶体管接口电路层，所述第一连接结构的一端电连接所述互连层中的第一子互连结构、另一端电连接所述底层外设器件，所述第一子互连结构电连接所述顶层芯片晶粒和所述有源薄膜晶体管接口电路；
[0020]第二连接结构，至少贯穿所述衬底和所述有源薄膜晶体管接口电路层，所述第二连接结构的一端电连接所述互连层中的第二子互连结构、另一端电连接所述底层芯片晶粒，所述第二子互连结构电连接所述顶层外设器件和所述有源薄膜晶体管接口电路。
[0021]可选的，所述有源薄膜晶体管接口电路层包括模拟电路、数字电路、或者模拟
‑
数字混合电路。
[0022]可选的，所述有源薄膜晶体管包括半导体层，所述半导体层的材料为有机小分子半导体材料、聚合物半导体材料、小分子半导体材料
‑
聚合物绝缘了混合体系材料、硅基半导体材料、或者氧化物半导体材料。
[0023]可选的，所述顶层芯片晶粒的数量为多个，且多个所述顶层芯片晶粒沿平行于所述互连层的顶面的方向平行排布，所述互连层的顶面是指所述互连层背离所述衬底的表面；
[0024]所述顶层外设器件的数量为多个，且多个所述顶层外设器件沿平行于所述互连层的顶面的方向平行排布。
[0025]可选的，所述底层外设器件的数量为多个，且多个所述底层外设器件沿平行于所述衬底的底面的方向平行排布，所述衬底的底面是指所述衬底背离所述有源薄膜晶体管接口电路层的表面；
[0026]所述底层芯片晶粒的数量为多个，且多个所述底层芯片晶粒沿平行于所述衬底的底面的方向平行排布。
[0027]为了解决上述问题，本专利技术还提供了一种如上所述的有源面板级扇出型封装结构的制备方法，包括如下步骤：
[0028]形成顶层芯片晶粒、顶层外设器件、底层外设器件和底层芯片晶粒，所述顶层芯片晶粒为未经封装的硅基集成电路芯，所述底层芯片晶粒为未经封装的硅基集成电路芯片；
[0029]形成有源面板，所述有源面板包括衬底、位于所述衬底上的有源薄膜晶体管接口电路层、位于所述有源薄膜晶体管接口电路层上的互连层，所述有源薄膜晶体管接口电路
层包括有源薄膜晶体管接口电路，所述有源薄膜晶体管接口电路包括多个有源薄膜晶体管，所述互连层电连接所述有源薄膜晶体管接口电路；
[0030]固定连接所述顶层芯片晶粒和所述顶层外设器件于所述互连层背离所述有源薄膜晶体管接口电路层的一侧、并固定连接所述底层芯片晶粒和所述底层外设器件于所述衬底背离所述有源薄膜晶体管接口电路层的一侧，所述顶层芯片晶粒、所述顶层外设器件、所述底层芯片晶粒和所述底层外设器件均电连接所述互连层。
[0031]本专利技术提供的有源面板级扇出型封装结构及其制备方法，通过设置包括衬底、互连层和有源薄膜晶体管接口电路层的有源面板，并在所述有源面板的相对两侧均形成芯片晶粒和外设器件，所述互连层和所述有源薄膜晶体管接口电路层的形成可以均由面板工艺实现，相比于现有的面板级扇出型封装结构，本专利技术不仅利用面板工艺中的多层互连层实现对待封装的硅基芯片的引脚的重分配，还利用面板工艺中的薄膜晶体管构建有源接口电路，对待封装硅基芯片进行功能扩展，并且本专利技术的封装对象不局限于硅基芯片，还可以包括外设器件等功能模块，最终实现完整的高度集成化电子系统。
附图说明
[0032]附图1是本专利技术具体实施方式中有源面板级扇出型封装结构的截面示意图；
[0033]附图2是本专利技术具体实施方式中本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种有源面板级扇出型封装结构，其特征在于，包括：衬底；有源薄膜晶体管接口电路层，位于所述衬底上，包括有源薄膜晶体管接口电路，所述有源薄膜晶体管接口电路包括多个有源薄膜晶体管；互连层，位于所述有源薄膜晶体管接口电路层背离所述衬底的一侧表面，所述互连层与所述有源薄膜晶体管接口电路电连接；顶层外设器件，位于所述互连层背离所述有源薄膜晶体管接口电路层的一侧，所述顶层外设器件电连接所述互连层；顶层芯片晶粒，位于所述互连层背离所述有源薄膜晶体管接口电路层的一侧，所述顶层芯片晶粒电连接所述互连层，所述顶层芯片晶粒为未经封装的硅基集成电路芯片；底层外设器件，位于所述衬底背离所述有源薄膜晶体管接口电路层的一侧，所述底层外设器件电连接所述互连层；底层芯片晶粒，位于所述衬底背离所述有源薄膜晶体管接口电路层的一侧，所述底层芯片晶粒电连接所述互连层，所述底层芯片晶粒为未经封装的硅基集成电路芯片。2.根据权利要求1所述的有源面板级扇出型封装结构，其特征在于，所述顶层外设器件为传感器或者天线，所述底层外设器件为传感器或者天线。3.根据权利要求1所述的有源面板级扇出型封装结构，其特征在于，所述顶层芯片晶粒为数字集成电路芯片、模拟集成电路芯片或混合信号电路芯片，所述底层芯片晶粒为数字集成电路芯片、模拟集成电路芯片或混合信号电路芯片。4.根据权利要求1所述的有源面板级扇出型封装结构，其特征在于，还包括：顶层连接层，位于所述顶层芯片晶粒与所述互连层之间、以及所述顶层外设器件与所述互连层之间，用于固定连接所述顶层芯片晶粒与所述互连层、以及所述顶层外设器件与所述互连层；底层连接层，位于所述底层芯片晶粒与所述衬底之间、以及所述底层外设器件与所述衬底之间，用于固定连接所述底层芯片晶粒与所述衬底、以及所述底层外设器件与所述衬底。5.根据权利要求1所述的有源面板级扇出型封装结构，其特征在于，还包括：第一连接结构，至少贯穿所述衬底和所述有源薄膜晶体管接口电路层，所述第一连接结构的一端电连接所述互连层中的第一子互连结构、另一端电连接所述底层外设器件，所述第一子互连结构电连接所述顶层芯片晶粒和所述有源薄膜晶体管接口电路；第二连接结构，至少贯穿所述衬底和所述有源薄膜晶体管接口电路层，所述第二连接结构的一端电连接所述互连层中的第二子互连结构、另一端电连接所...
【专利技术属性】
技术研发人员：郭小军，邓立昂，尹晓宽，韩磊，欧阳邦，李骏，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。