制造具有不同沟道配置的多栅极器件的设备和方法技术

本公开涉及制造具有不同沟道配置的多栅极器件的设备和方法。方法包括：提供第一鳍结构和第二鳍结构，所述第一鳍结构和第二鳍结构各自从衬底延伸。在所述第一鳍结构上形成第一栅极环绕式(GAA)晶体管，所述第一GAA晶体管具有第一多个纳米结构内的沟道区域。在所述第二鳍结构上形成第二GAA晶体管，所述第二GAA晶体管具有第二沟道区域配置。所述第二GAA晶体管具有第二多个纳米结构内的沟道区域。所述第二多个纳米结构少于所述第一多个纳米结构。多个纳米结构少于所述第一多个纳米结构。

【技术实现步骤摘要】
制造具有不同沟道配置的多栅极器件的设备和方法


[0001]本公开总体涉及半导体领域，更具体地，涉及制造具有不同沟道配置的多栅极器件的设备和方法。

技术介绍

[0002]电子行业对更小且更快的电子设备的需求越来越大，这些电子设备能够同时支持更多越来越复杂且精密的功能。为了满足这些需求，集成电路(IC)行业对于制造低成本、高性能和低功耗的IC有持续的趋势。到目前为止，这些目标在很大程度上是通过减少IC尺寸(例如，最小IC特征尺寸)实现的，从而提高生产效率并降低相关成本。然而，这种缩小也增加了IC制造工艺的复杂性。因此，实现IC器件及其性能的持续进步需要IC制造工艺和技术的类似进步。
[0003]最近，多栅极器件已被引入以改进栅极控制。多栅极器件已被观察到增加栅极
‑
沟道耦合、降低关断状态电流和/或减少短沟道效应(SCE)。一种这样的多栅极器件是栅极环绕式(GAA)器件，该器件包括可以部分或完全围绕沟道区域延伸的栅极结构，以在至少两侧提供对沟道区域的接入。GAA器件实现了IC技术的积极缩小，维持栅极控制并减轻SCE，同时与常规IC制造工艺无缝集成。某些器件可能具有不同的沟道配置，以提供不同的性能或不同的电路应用。提供在IC制造工艺中实现的这些不同的配置可能会带来集成方面的挑战。因此，尽管现有的GAA器件和制造这种器件的方法已被普遍采用以足以达到预期目的，但并非在所有方面都完全令人满意。

技术实现思路

[0004]本公开的第一方面提供了一种用于形成半导体器件的方法，该方法包括：提供第一鳍结构和第二鳍结构，所述第一鳍结构和第二鳍结构各自从衬底延伸；在所述第一鳍结构上形成第一栅极环绕式(GAA)晶体管，其中，所述第一GAA晶体管具有第一多个纳米结构内的沟道区域；以及在所述第二鳍结构上形成第二GAA晶体管，其中，所述第二GAA晶体管具有第二沟道区域配置，其中，所述第二GAA晶体管具有第二多个纳米结构内的沟道区域，其中，所述第二多个纳米结构少于所述第一多个纳米结构。
[0005]本公开的第二方面提供了一种用于形成半导体器件的方法，该方法包括：形成具有第一组分的层和具有第二组分的层的交替层的堆叠；形成所述堆叠的第一鳍和所述堆叠的第二鳍；在所述第二鳍之上提供虚设栅极结构，并且在所述第一鳍之上提供虚设栅极结构；邻近所述虚设栅极结构在所述第一鳍中蚀刻第一凹部；邻近所述虚设栅极结构在所述第二鳍中蚀刻第二凹部；以及在所述第一凹部中形成第一外延特征，其中，所述第一外延特征与所述交替层的堆叠中的每一层交界；在所述第二凹部中形成第二外延特征，其中，所述第二外延特征与所述交替层的堆叠中的一部分交界，其中，所述交替层的堆叠中的至少一层缺少与所述第二外延特征的界面。
[0006]本公开的第三方面提供了一种半导体器件，该半导体器件包括：第一栅极环绕式
(GAA)器件，包括被第一栅极结构插入的第一多个半导体纳米结构；第二GAA器件，包括被第二栅极结构插入的第二多个半导体纳米结构，其中，所述第二多个半导体纳米结构少于所述第一多个纳米结构。
附图说明
[0007]当结合附图进行阅读时，通过以下详细描述可最佳地理解本公开。要强调的是，根据行业的标准惯例，各种特征没有按比例绘制，并且仅用于图示目的。事实上，为了讨论的清楚，可以任意地增大或缩小各种特征的尺寸。
[0008]图1是根据本公开的各个方面的用于制造多栅极器件的方法的流程图。
[0009]图2A
‑
2K是根据本公开的各个方面的多栅极器件在各个制造阶段的部分或全部的局部示意图；
[0010]图3A
‑
3I是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括从器件正面减少片数；
[0011]图4A
‑
4G是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括操纵器件的源极/漏极深度；
[0012]图5A
‑
5S是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括操纵器件的源极/漏极配置，包括在源极/漏极区域中提供电介质；
[0013]图6A
‑
6K是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括通过提供掺杂剂剖面来操纵器件的源极/漏极配置；
[0014]图7A
‑
7D是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括通过提供另一掺杂剂剖面来操纵器件的源极/漏极配置；
[0015]图8A
‑
8Q是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括配置上沟道区域；
[0016]图9A
‑
9H是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括去除上沟道区域的至少一部分；
[0017]图10A
‑
10F是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括通过背侧处理配置下沟道区域；
[0018]图11A
‑
11F是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括通过背侧处理配置下沟道区域的另一种方法；
[0019]图12A
‑
12B是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括通过背侧处理配置下沟道区域的另一种方法；以及
[0020]图13A
‑
13N是根据本公开的各个方面的另一多栅极器件在各个制造阶段的部分或全部的局部示意图，包括通过背侧处理配置下沟道区域的另一种方法，包括提供背侧接触件。
具体实施方式
[0021]本公开总体上涉及集成电路器件，并且更具体地，涉及多栅极器件，例如栅极环绕式(GAA)器件。
[0022]下面的公开内容提供了用于实现不同特征的许多不同的实施例或示例。在本文描
述的各种示例中可以重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不指示所公开的各个实施例和/或配置之间的关系。此外，下文描述了组件和布置的具体示例，以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，在本公开中，特征形成在另一特征上、连接到另一特征、和/或耦合到另一特征可以包括特征以直接接触方式形成的实施例，并且还可以包括附加特征插入特征形成使得特征不直接接触的实施例。
[0023]此外，本文中可以使用空间相关术语(例如，“下”、“上”、“水平”、“竖直”、“上方”、“之上”、“下方”、“之下”、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成半导体器件的方法，包括：提供第一鳍结构和第二鳍结构，所述第一鳍结构和第二鳍结构各自从衬底延伸；在所述第一鳍结构上形成第一栅极环绕式(GAA)晶体管，其中，所述第一GAA晶体管具有第一多个纳米结构内的沟道区域；以及在所述第二鳍结构上形成第二GAA晶体管，其中，所述第二GAA晶体管具有第二沟道区域配置，其中，所述第二GAA晶体管具有第二多个纳米结构内的沟道区域，其中，所述第二多个纳米结构少于所述第一多个纳米结构。2.根据权利要求1所述的方法，其中，形成所述第二GAA晶体管包括去除设置在所述第二鳍结构上的至少一个纳米结构以提供所述第二多个纳米结构。3.根据权利要求2所述的方法，其中，去除所述至少一个纳米结构是在形成所述第二GAA晶体管的金属栅极结构之前执行的。4.根据权利要求2所述的方法，其中，去除所述至少一个纳米结构是在形成所述第二GAA晶体管的金属栅极结构之后执行的。5.根据权利要求2所述的方法，其中，去除所述至少一个纳米结构是从所述衬底的背侧执行的。6.根据权利要求1所述的方法，还包括：形成所述第二GAA晶体管的源极/漏极特征；回蚀刻所述源极/漏极特征，其中，经回蚀刻的源极/漏极特征与所述第二多个纳米结构交界。7.根据权利要求6所述的方法，其中，形成所述第二GAA晶体管的源极/漏极特征包括将所述源极/漏极特征形成为与另一纳米结构交界，并且其中，对...

【专利技术属性】
技术研发人员：李宗霖，叶主辉，林大文，叶致锴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：