点缺陷模拟器、点缺陷模拟程序、点缺陷模拟方法、单晶硅的制造方法及单晶提拉装置制造方法及图纸

提出一种点缺陷模拟器，能够考虑培育单晶硅过程中的晶体内的热应力来求出单晶硅中的点缺陷的分布。本发明专利技术的点缺陷模拟器(1)使用考虑单晶硅中的热应力的影响的对流扩散方程式，通过CZ法计算提拉单晶硅过程中的孔隙及晶格间的硅的浓度分布，其特征在于，具备分析部(13)，所述分析部(13)将作为应力的项的系数的应力系数作为拟合参数，以与实验结果一致的方式调整计算结果。式调整计算结果。式调整计算结果。

【技术实现步骤摘要】
【国外来华专利技术】点缺陷模拟器、点缺陷模拟程序、点缺陷模拟方法、单晶硅的制造方法及单晶提拉装置


[0001]本专利技术涉及点缺陷模拟器、点缺陷模拟程序、点缺陷模拟方法、单晶硅的制造方法及单晶提拉装置。

技术介绍

[0002]以往，作为半导体器件的基板使用硅晶片。硅晶片例如能够通过对利用切克劳斯基(Czochralski，CZ)法培育的单晶硅锭(以下，也简称为“晶体”。)实施晶圆加工处理而获得。
[0003]近年来，随着半导体器件的进一步微细化及高集成化，要求作为基板的硅晶片没有grown
‑
in(原生)缺陷，即无缺陷。grown
‑
in缺陷是指孔隙凝聚而形成的空隙(void)缺陷或晶格间的硅析出的晶格间型位错簇等，残留在所制造的硅晶片中，有可能成为半导体器件中的栅极氧化膜的劣化或泄漏电流的原因。
[0004]根据Voronkov模型说明了晶体中的孔隙及晶格间的硅的举动。即，在固液界面附近的晶体的提拉速度v与单晶硅锭的提拉方向的温度梯度G之比v/G的值大于临界值(以下，也称为“临界v/G”。)的情况下，孔隙占优势，在小于临界v/G的情况下，晶格间的硅占优势(例如，参考非专利文献1)。
[0005]并且，在v/G的值为临界v/G的情况下，可获得无缺陷的晶体。一般而言，成为临界v/G的提拉速度v的宽度(余量)极其窄，例如需要控制在临界v/G的
±
2％以内。
[0006]然而，近年来有文献指出，固液界面附近的晶体中的热应力会影响晶体中的孔隙V及晶格间的硅I的分布、以及临界v/G的值(例如，参考非专利文献2)。考虑到将来会进行晶体的大口径化而晶体内的热应力日益增加，对如上所述的热应力对孔隙或晶格间的硅等的点缺陷的举动带来的影响进行评价极其重要。
[0007]在这样的背景下，非专利文献3中已报告如下，即，根据基于密度泛函理论的第1原理计算，固液界面附近的晶体中的压缩应力提高孔隙的浓度，其结果，临界v/G的值下降。并且，非专利文献4中示出了临界v/G的值由于固液界面附近的晶体中的压缩应力而下降的实验性的证据。现有技术文献非专利文献
[0008]非专利文献1：V.V.Voronkov，J.Crysta]Growth，59，625(1982)非专利文献2：J.Vanhellemont，J.Appl.Phys.，110，063519(2011)非专利文献3：K.Sueoka，E.Kamiyama，and H.Kariyazaki，J.Appl.Phys，111，093529(2012)非专利文献4：K.Nakamura，R.Suewaka，B.Ko，ECS Solid State Letters，3，N5(2014)

技术实现思路

专利技术所要解决的技术问题
[0009]上述非专利文献3及4中示出了晶体内的应力对临界v/G的值带来影响，但未考虑晶体内的应力来求出孔隙或晶格间的硅这样的点缺陷的分布。
[0010]因此，本专利技术的目的在于，提出能够考虑培育单晶硅过程中的晶体内的热应力来求出单晶硅内的点缺陷的分布的点缺陷模拟器、点缺陷模拟程序、点缺陷模拟方法、单晶硅的制造方法及单晶提拉装置。用于解决技术问题的方案
[0011]解决上述技术问题的本专利技术如下。[1]一种点缺陷模拟器，使用对流扩散方程式并通过切克劳斯基法来计算提拉单晶硅过程中的孔隙及晶格间的硅的浓度分布，其特征在于，所述对流扩散方程式具有下述式(A)中记载的热平衡状态下的孔隙的浓度C
veq
及下述式(B)中记载的热平衡状态下的晶格间的硅的浓度C
Ieq
，所述点缺陷模拟器具备分析部，所述分析部将所述式(A)中的第1应力系数a
vf
或所述式(B)中的第2应力系数a
If
中的任一个作为拟合参数，以与实验结果一致的方式调整计算结果。其中，在所述式(A)及(B)中，T是温度，P是应力，C
0，V
及C
0，I
是常数，k
B
是玻尔兹曼常数，E
vf
是孔隙的形成能、E
If
是晶格间的硅的形成能。[数式1][数式2][0012][2]根据所述[1]所述的点缺陷模拟器，其中，所述单晶硅与硅熔体的固液界面的形状向上突出。
[0013][3]根据所述[1]或[2]所述的点缺陷模拟器，其中，所述单晶硅的直径为300mm以上。
[0014][4]一种点缺陷模拟程序，其用于使计算机作为所述[1]至[3]中任一项所述的点缺陷模拟器发挥作用。
[0015][5]一种点缺陷模拟方法，其特征在于，使用所述[1]至[3]中任一项所述的点缺陷模拟器来求出单晶硅中的孔隙及晶格间的硅的浓度分布。
[0016][6]根据所述[5]所述的点缺陷模拟方法，其中，所述单晶硅与所述硅熔体的固液界面的形状向上突出。
[0017][7]根据所述[5]或[6]所述的点缺陷模拟方法，其中，所述单晶硅的直径为300mm以上。
[0018][8]一种单晶硅的制造方法，其特征在于，对于至少一个单晶提拉装置，通过所述[1]至[3]中任一项所述的点缺陷模拟器或所述[5]至[7]中任一项所述的点缺陷模拟方法，求出使用所述单晶提拉装置提拉的单晶硅中的点缺陷的浓度分布，根据所求出的孔隙及晶
格间的硅的浓度分布，进行所述单晶提拉装置的设计，使用所述设计的单晶提拉装置制造无缺陷的单晶硅。
[0019][9]一种单晶提拉装置，其通过所述[1]至[3]中任一项所述的点缺陷模拟器或所述[5]至[7]中任一项所述的点缺陷模拟方法，求出单晶硅中的点缺陷的浓度分布，根据所求出的孔隙及晶格间的硅的浓度分布而设计。专利技术效果
[0020]根据本专利技术，能够考虑培育单晶硅过程中的晶体内的热应力来求出单晶硅内的点缺陷的分布。
附图说明
[0021]图1是表示本专利技术的点缺陷模拟器的一例的图。图2是表示应力系数与临界v/G的关系的图。图3是说明v/G与缺陷分布的关系的图。图4A是表示通过实验获得的晶体内的缺陷分布的图。图4B是表示现有例的晶体内的缺陷分布的图。图4C是表示比较例的晶体内的缺陷分布的图。图4D是表示专利技术例的晶体内的缺陷分布的图。图5A是表示图4A所示的缺陷分布中的P
I
区域与L/DL区域的边界位置关系的图。图5B是表示在不考虑氧浓度的情况下，应力系数的值与P
I
区域和L/DL区域的边界位置的关系的图。图5C是表示在考虑氧浓度的情况下，应力系数的值与P
I
区域和L/DL区域的边界位置的关系的图。
具体实施方式
[0022](点缺陷模拟器)以下，参考附图对本专利技术的实施方式进行说明。图1示出本专利技术的点缺陷模拟器的一例的示意图。图1所示的点缺陷模拟器1具备输入部11、显示部12及分析部13。
[0023]输入部11是用于进行本专利技术的点缺陷模拟器1的操作的输入接口，例如能够由键盘、手写本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种点缺陷模拟器，使用对流扩散方程式并通过切克劳斯基法来计算提拉单晶硅过程中的孔隙及晶格间的硅的浓度分布，其特征在于，所述对流扩散方程式具有下述式(A)中记载的热平衡状态下的孔隙的浓度C
veq
及下述式(B)中记载的热平衡状态下的晶格间的硅的浓度C
Ieq
，所述点缺陷模拟器具备分析部，所述分析部将所述式(A)中的第1应力系数a
vf
或所述式(b)中的第2应力系数a
If
中的任一个作为拟合参数，以与实验结果一致的方式调整计算结果，其中，在所述式(A)及(B)中，T是温度，P是应力，C
0，V
及C
0，I
是常数，k
B
是玻尔兹曼常数，E
vf
是孔隙的形成能、E
If
是晶格间的硅的形成能，[数式1][数式2]2.根据权利要求1所述的点缺陷模拟器，其中，所述单晶硅与硅熔体的固液界面的形状向上突出。3.根据权利要求1或2所述的点缺陷模...

【专利技术属性】
技术研发人员：末若良太，
申请(专利权)人：胜高股份有限公司，
类型：发明
国别省市：