一种用于硬件仿真平台的主频评估方法技术

本发明专利技术公开了一种用于硬件仿真平台的主频评估方法，包括获取分区的信息和硬件仿真平台信息；将各分区放置到对应FPGA上，分区与分区之间的信号通过对应FPGA之间的物理连线进行传输；获取传输的信号的数量以及物理连线的数量，判断传输的信号的数量是否大于物理连线的数量，若是，则为分区之间的组内信号进行TDM分配；计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率、FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，取时延的最大值作为本次评估的时延，结合预设的时延

【技术实现步骤摘要】
一种用于硬件仿真平台的主频评估方法


[0001]本专利技术属于集成电路微电子领域，特别是涉及一种用于硬件仿真平台的主频评估方法。

技术介绍

[0002]由于晶体管尺寸的缩小和设计过程的改进，现代数字系统的计算能力在过去几年中得到了极大的提高。但是这样增加了设计的复杂性，导致了验证芯片的成本也越来越高。如果设计出来的最终产品不能达到要求，前期投入的资金就会打水漂，因此芯片验证就变得非常重要了。
[0003]相比于用仿真器或者加速器来进行仿真，FPGA更为接近真实的芯片，可以配合开发者进行底层软件的开发。然而，由于FPGA和专用集成电路(asic)之间存在巨大的面积、性能和功率差距。因此，一个复杂的SoC设计不能在单个FPGA上原型化，为了克服这个限制，需要多FPGA平台来承载一个完整的SoC设计。所以要对一个大规模的芯片设计进行划分，使其能够在多FPGA验证平台上进行仿真验证。
[0004]然而对VLSI电路的划分无法直接决定最终的仿真速率，还需要将划分好的块放置到对应FPGA上，对切割信号进行TDM分配，才能确定最终的性能好坏。因此，需要对切分好的块进行评估，一方面，能够评估放置和TDM分配的结果，另一方面，也能给迭代划分提供一个反馈参考。

技术实现思路

[0005]针对以上技术问题，本专利技术提供一种用于硬件仿真平台的主频评估方法。
[0006]本专利技术解决其技术问题采用的技术方案是：一种用于硬件仿真平台的主频评估方法，方法包括以下步骤：步骤S100：获取分区的信息和硬件仿真平台信息；步骤S200：根据分区的信息和硬件仿真平台信息将各分区放置到对应FPGA上进行，分区与分区之间的信号通过对应FPGA之间的物理连线进行传输；步骤S300：获取传输的信号的数量以及物理连线的数量，判断传输的信号的数量是否大于物理连线的数量，若是，则为分区之间的组内信号进行TDM分配，以使每个信号能通过所有物理连线传输；步骤S400：计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率、根据FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，取硬件仿真平台中所有FPGA对中端口对之间的时延的最大值作为本次评估的时延；步骤S500：根据评估的时延和预设的时延
‑
主频对应关系得到主频评估结果。
[0007]优选地，步骤S300中判断传输的信号的数量是否大于物理连线的数量之后还包括：若否，则FPGA之间的物理连线直接传输信号，时延记作。
[0008]优选地，步骤S300中为分区之间的组内信号进行TDM分配，包括：
各分区之内的信号被分成多个组，每个组内包括多个拥有相同属性的信号，各FPGA之间有多个端口对，每个端口对里包含多条物理连线，将分区内的组内信号分配到对应端口对上进行路由从而完成TDM分配。
[0009]优选地，步骤S400中根据各个端口对的TDM比率、根据FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，具体为：其中，为FPGA
i
和FPGA
j
之间的时延，表示选择的时分复用，表示FPGA上的布局布线、信息编解码产生的时延以及信号收发产生的固定时延，为进行完TDM分配之后每个端口对上的TDM比率，为信号到达的预设拍数。
[0010]优选地，步骤S100中分区的信息包括RLM节点的资源信息和RLM节点之间的边连线信息，节点为预设数量的资源组成的向量，节点包括多个模块，其中，划分的FPGA块内的资源能满足预设数量的资源；边包括多个信号，且每个信号都有对应的属性向量，属性向量包括所在的组、位宽以及信号类型，其中信号类型包括紧耦合信号和松耦合信号。
[0011]优选地，硬件仿真平台信息包括FPGA的资源信息和FPGA之间的物理连线信息，FPGA的数量与分区的数量对应，FPGA为多种资源组成的向量，作为多FPGA仿真验证平台的节点，FPGA之间为全连接，FPGA之间的物理连线为边，包括带宽信息以及信号类型，其中，带宽信息中的最大带宽为引脚数量和TDM比率的乘积。
[0012]上述一种用于硬件仿真平台的主频评估方法，针对多FPGA仿真验证平台，能够根据划分的结果，对分区之间的组内信号进行TDM分配，并通过主频评估出此次划分映射的结果，能够为一次划分映射方案提供参考，方便开发人员去优化划分和映射策略。
附图说明
[0013]图1为本专利技术的一种用于硬件仿真平台的主频评估方法流程图；图2为本专利技术一实施例中FPGA平台及其示意图；图3为本专利技术一实施例中的TDM分配示意图。
具体实施方式
[0014]为了使本
的人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术作进一步的详细说明。
[0015]对于单FPGA（Field－Programmable Gate Array，现场可编程门阵列）系统，仿真主频的主要制约因素来自于FPGA内部，即关键路径的传输时延。而对于多FPGA仿真平台，信号跨FPGA传输的时延远远大于FPGA内部信号的传输时延。因此，在同等条件下，信号跨FPGA平台的传输时延成为多FPGA仿真平台主频的主要制约因素。
[0016]本专利技术应用于基于交换架构的专用多FPGA仿真平台，该平台中，FPGA之间信号传
输存在两种方式：GTH的端口和LVDS的端口。其中基于GTH端口传输的信号为用户指定的松耦合信号，用户设计对该类信号的传输没有时延要求，即不影响主频。而基于LVDS端口传输的信号，有时延要求，需要在规定的时间内到达。因此平台主频受限于基于LVDS端口传输的信号时延。
[0017]在一个实施例中，如图1所示，一种用于硬件仿真平台的主频评估方法，方法包括以下步骤：步骤S100：获取分区的信息和硬件仿真平台信息。
[0018]具体地，分区是利用划分算法对RLM信号流图进行划分之后产生的，每个分区包含若干个RLM节点和边。将各分区分配到各个FPGA上进行综合实现。
[0019]在一个实施例中，分区的信息包括RLM节点的资源信息和RLM节点之间的边连线信息，节点为预设数量的资源组成的向量，节点包括多个模块，其中，划分的FPGA块内的资源能满足预设数量的资源；边包括多个信号，且每个信号都有对应的属性向量，属性向量包括所在的组、位宽以及信号类型，其中信号类型包括紧耦合信号和松耦合信号。
[0020]在一个实施例中，硬件仿真平台信息包括FPGA的资源信息和FPGA之间的物理连线信息，FPGA的数量与分区的数量对应，FPGA为多种资源组成的向量，作为多FPGA仿真验证平台的节点，FPGA之间为全连接，FPGA之间的物理连线为边，包括带宽信息以及信号类型，其中，带宽信息中的最大带宽为引脚数量和TDM（时分复用技术.time
‑
division multiplexing）比率的乘积。
[0021]步骤S200：根据分区的信息和硬件仿真平台信息将各分区放置到对应FP本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于硬件仿真平台的主频评估方法，其特征在于，所述方法包括以下步骤：步骤S100：获取分区的信息和硬件仿真平台信息；步骤S200：根据所述分区的信息和所述硬件仿真平台信息将各分区放置到对应FPGA上，所述分区与分区之间的信号通过对应FPGA之间的物理连线进行传输；步骤S300：获取传输的信号的数量以及物理连线的数量，判断所述传输的信号的数量是否大于所述物理连线的数量，若是，则为分区之间的组内信号进行TDM分配，以使每个信号能通过所有物理连线传输；步骤S400：计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率、根据FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，取硬件仿真平台中所有FPGA对中端口对之间的时延的最大值作为本次评估的时延；步骤S500：根据所述评估的时延和预设的时延
‑
主频对应关系得到主频评估结果。2.根据权利要求1所述的方法，其特征在于，步骤S300中所述判断所述传输的信号的数量是否大于所述物理连线的数量之后还包括：若否，则所述FPGA之间的物理连线直接传输信号，时延记作。3.根据权利要求2所述的方法，其特征在于，步骤S300中的所述为分区之间的组内信号进行TDM分配，包括：各分区之内的信号被分成多个组，每个组内包括多个拥有相同属性的信号，各FPGA之间有多个端口对，每个端口对里包含多条物理连线，将分区内的组内信...

【专利技术属性】
技术研发人员：冯元辉，李立，鲁俊，
申请(专利权)人：湖南泛联新安信息科技有限公司，
类型：发明
国别省市：