时钟占空比校准装置制造方法及图纸

一种时钟占空比校准装置，该装置包括：粗调控制模块，控制第一粗调延时模块从0档逐档上调，并在上调过程中根据第一粗调延时模块输入的待校准时钟和输出的第一延时时钟生成第一档位控制信号和第二档位控制信号，控制第一粗调延时模块调节到第一档位控制信号对应的档位；控制第二粗调延时模块调节到第二档位控制信号对应的档位；时钟综合模块，对待校准时钟和第一细调延时模块输出的第三延时时钟进行综合，输出校准时钟；细调控制模块，根据校准时钟和第二细调延时模块输出的第四延时时钟确定校准时钟的占空比是否达到设定要求，如果未达到，则控制第二细调延时模块和第一细调延时模块进行校准。本发明专利技术可以提高时钟校准的可靠性和可移植性。靠性和可移植性。靠性和可移植性。

【技术实现步骤摘要】
时钟占空比校准装置


[0001]本专利技术涉及电子电路
，具体涉及一种时钟占空比校准装置。

技术介绍

[0002]芯片系统中数字模块的性能与时钟有重要的关系，更高速的时钟通常意味着更快的性能，对于某些特定的数字逻辑可能会同时使用时钟上升沿与下降沿来进一步提升性能，因此一个稳定可靠且占空比接近或达到50％的时钟对数字系统可靠运行是重要保障。
[0003]在现有技术中，大都采用数字模拟电路混合设计的方式实现时钟占空比的调整，而大部分的模拟电路不仅不利于方案移植，而且可靠性差、实现成本较高。

技术实现思路

[0004]本专利技术实施例提供一种时钟占空比校准装置，以提高时钟校准的可靠性及可移植性，并降低设计成本。
[0005]为此，本专利技术实施例提供如下技术方案：
[0006]一种时钟占空比校准装置，所述装置包括：第一粗调延时模块、第二粗调延时模块、第一细调延时模块、第二细调延时模块、粗调控制模块、细调控制模块、以及时钟综合模块；
[0007]所述第一粗调延时模块，用于根据粗调档位对待校准时钟CLKI进行延时，输出第一延时时钟CLKD1；
[0008]所述第一细调延时模块，用于根据细调档位对所述第一延时时钟CLKD1进行延时，输出第三延时时钟CLKD3；
[0009]所述时钟综合模块，用于对所述待校准时钟CLKI和所述第三延时时钟CLKD3进行综合，输出校准时钟CLKTO；
[0010]所述第二粗调延时模块，用于根据粗调档位对所述校准时钟CLKTO进行延时，输出第二延时时钟CLKD2；
[0011]所述第二细调延时模块，用于根据细调档位对所述第二延时时钟CLKD2进行延时，输出第四延时时钟CLKD4；
[0012]所述粗调控制模块，用于控制所述第一粗调延时模块从0档开始逐档上调，并在上调过程中根据所述待校准时钟CLKI和所述第一延时时钟CLKD1生成第一档位控制信号和第二档位控制信号；控制所述第一粗调延时模块调节到所述第一档位控制信号对应的档位；控制所述第二粗调延时模块调节到所述第二档位控制信号对应的档位；
[0013]所述细调控制模块，用于根据所述校准时钟CLKTO和所述第四延时时钟CLKD4确定所述校准时钟CLKTO的占空比是否达到设定要求，如果未达到，则控制所述第二细调延时模块和所述第一细调延时模块进行校准。
[0014]可选地，所述粗调控制模块包括：粗调档位控制单元、第一与门、第一高电平检测单元、或非门、第二高电平检测单元、计算控制单元；
[0015]所述粗调档位控制单元，用于控制所述第一粗调延时模块从0档开始逐档上调；
[0016]所述第一与门和所述或非门分别各自输入所述待校准时钟CLKI和所述第一延时时钟CLKD1；
[0017]所述第一高电平检测单元对所述第一与门的输出进行检测，并输出第一检测结果；所述第二高电平检测单元对所述或非门的输出进行检测，并输出第二检测结果；
[0018]所述计算控制单元，用于根据所述第一检测结果和所述第二检测结果生成并输出所述第一档位控制信号和所述第二档位控制信号；
[0019]所述粗调档位控制单元，还用于控制所述第一粗调延时模块调整到所述第一档位控制信号指示的档位，控制所述第二粗调延时模块调整到所述第二档位控制信号指示的档位。
[0020]可选地，所述计算控制单元，用于根据所述第一检测结果和所述第二检测结果确定并记录第一档位LPT和第二档位HPT，根据所述第一档位LPT和所述第二档位HPT生成所述第一档位控制信号和所述第二档位控制信号。
[0021]可选地，所述计算控制单元在所述第一检测结果先由高到低的情况下，将此时的粗调档位记为所述第二档位HPT，将所述第一检测结果由低到高时的粗调档位记为所述第一档位LPT；在所述第二检测结果先由高到低的情况下，将此时的粗调档位记为第一档位LPT，将所述第二检测结果由低到高时的粗调档位记为第二档位HPT；计算(HPT+LPT)/2
‑
1的整数部分DZ2并将其作为所述第二档位控制信号；计算(|HPT
‑
LPT|
‑
1)/2的整数部分DZ1并将其作为所述第一档位控制信号。
[0022]可选地，所述计算控制单元，还用于根据所述第一档位LPT和所述第二档位HPT生成逻辑信号；所述时钟综合模块，用于根据所述逻辑信号对所述待校准时钟CLKI和所述第三延时时钟CLKD3进行综合，输出校准时钟CLKTO。
[0023]可选地，所述计算控制单元在所述第二档位HPT大于所述第一档位LPT时，输出逻辑信号CMP＝0、EQU＝0，在所述第二档位HPT小于所述第一档位LPT时，输出逻辑信号CMP＝1、EQU＝0，在所述第二档位HPT等于所述第一档位LPT时，输出逻辑信号CMP＝1、EQU＝1。
[0024]可选地，所述时钟综合模块包括：或门、第二与门、第一选择单元、第二选择单元；
[0025]所述第二与门和所述或门分别各自输入所述待校准时钟CLKI和所述第三延时时钟CLKD3；
[0026]所述第一选择单元根据所述逻辑信号CMP对所述第二与门的输出信号和所述或门的输出信号进行选择；
[0027]所述第二选择单元根据所述逻辑信号EQU对所述第一选择单元的输出信号和待校准时钟CLKI进行选择，输出所述校准时钟CLKTO。
[0028]可选地，所述细调控制模块包括：依次信号连接的异或门、低电平检测单元、细调档位控制单元；
[0029]所述异或门输入所述校准时钟CLKTO和所述第四延时时钟CLKD4；
[0030]所述低电平检测单元，用于检测所述异或门的输出信号中的低电平，并将检测结果传送给所述细调档位控制单元；
[0031]所述细调档位控制单元，用于根据所述检测结果判断在两个以上时钟周期内是否有低电平产生，如果没有，则控制所述第二细调延时模块和所述第一细调延时模块进行档
位调节。
[0032]可选地，所述细调档位控制单元，具体用于控制所述第二细调延时模块的档位从0档开始逐档上调，直至根据所述检测结果判断在两个以上时钟周期内有低电平产生；如果所述第二细调延时模块的档位达到最高档位后仍没有低电平产生，则控制所述第一细调延时模块上调一个档位，并控制所述第二细调延时模块的档位从0档开始逐档上调，直至根据所述检测结果判断在两个以上时钟周期内有低电平产生。
[0033]可选地，所述第一粗调延时模块和所述第二粗调延时模块的结构相同，并且每档的延时为1～4ns；所述第一细调延时模块和所述第二细调延时模块的结构相同，并且每档的延时为0.5～1ns。
[0034]本专利技术实施例提供的时钟占空比校准装置，分别设置粗调延时模块和细调延时模块依次对待校准时钟CLKI进行延时，输出第三延时时钟CLKD3，由时钟综合模块对待校准时钟CLKI和第三延时时钟CLKD3进行综合，输出校准时钟CLKTO。在校准过程中，由粗调控制模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟占空比校准装置，其特征在于，所述装置包括：第一粗调延时模块、第二粗调延时模块、第一细调延时模块、第二细调延时模块、粗调控制模块、细调控制模块、以及时钟综合模块；所述第一粗调延时模块，用于根据粗调档位对待校准时钟(CLKI)进行延时，输出第一延时时钟(CLKD1)；所述第一细调延时模块，用于根据细调档位对所述第一延时时钟(CLKD1)进行延时，输出第三延时时钟(CLKD3)；所述时钟综合模块，用于对所述待校准时钟(CLKI)和所述第三延时时钟(CLKD3)进行综合，输出校准时钟(CLKTO)；所述第二粗调延时模块，用于根据粗调档位对所述校准时钟(CLKTO)进行延时，输出第二延时时钟(CLKD2)；所述第二细调延时模块，用于根据细调档位对所述第二延时时钟(CLKD2)进行延时，输出第四延时时钟(CLKD4)；所述粗调控制模块，用于控制所述第一粗调延时模块从0档开始逐档上调，并在上调过程中根据所述待校准时钟(CLKI)和所述第一延时时钟(CLKD1)生成第一档位控制信号和第二档位控制信号；控制所述第一粗调延时模块调节到所述第一档位控制信号对应的档位；控制所述第二粗调延时模块调节到所述第二档位控制信号对应的档位；所述细调控制模块，用于根据所述校准时钟(CLKTO)和所述第四延时时钟(CLKD4)确定所述校准时钟(CLKTO)的占空比是否达到设定要求，如果未达到，则控制所述第二细调延时模块和所述第一细调延时模块进行校准。2.根据权利要求1所述的时钟占空比校准装置，其特征在于，所述粗调控制模块包括：粗调档位控制单元、第一与门、第一高电平检测单元、或非门、第二高电平检测单元、计算控制单元；所述粗调档位控制单元，用于控制所述第一粗调延时模块从0档开始逐档上调；所述第一与门和所述或非门分别各自输入所述待校准时钟(CLKI)和所述第一延时时钟(CLKD1)；所述第一高电平检测单元对所述第一与门的输出进行检测，并输出第一检测结果；所述第二高电平检测单元对所述或非门的输出进行检测，并输出第二检测结果；所述计算控制单元，用于根据所述第一检测结果和所述第二检测结果生成并输出所述第一档位控制信号和所述第二档位控制信号；所述粗调档位控制单元，还用于根据所述计算控制单元输出的信号控制所述第一粗调延时模块调整到所述第一档位控制信号指示的档位，控制所述第二粗调延时模块调整到所述第二档位控制信号指示的档位。3.根据权利要求2所述的时钟占空比校准装置，其特征在于，所述计算控制单元，用于根据所述第一检测结果和所述第二检测结果确定并记录第一档位LPT和第二档位HPT，根据所述第一档位LPT和所述第二档位HPT生成所述第一档位控制信号和所述第二档位控制信号。4.根据权利要求3所述的时钟占空比校准装置，其特征在于，所述计算控制单元在所述第一检测结果先由高到低的情况下，将此时的粗调档位记为
所述第二档位HPT，将所述第一检测结果由低到高时的粗调档位记为所述第一档位LPT；在所述第二检测结果...

【专利技术属性】
技术研发人员：陈诚，吕佩师，高秋英，陈光胜，
申请(专利权)人：青岛海尔洗衣机有限公司，
类型：发明
国别省市：