半导体器件及其制造方法技术

本申请公开了半导体器件及其制造方法。一种半导体器件包括在衬底之上的有源区域，该有源区域沿第一横向方向延伸。该半导体器件包括多个第一导电结构，可操作地耦合到有源区域。第一导电结构沿第二横向方向延伸。该半导体器件包括设置在多个第一导电结构之上的多个第二导电结构。第二导电结构沿第一横向方向延伸。该半导体器件包括具有第一电极和第二电极的第一电容器。第一电极包括第一导电结构之一和有源区域，并且第二电极包括第二导电结构中的第一个。有源区域和第一导电结构中的每一个电耦合到被配置为载送电源电压的电源轨结构。电耦合到被配置为载送电源电压的电源轨结构。电耦合到被配置为载送电源电压的电源轨结构。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本公开涉及半导体器件及其制造方法。

技术介绍

[0002]在某些集成电路的操作期间，供电线路可能供应具有相对高强度的瞬态电流。这些情况可能在供电线路上产生噪声。例如，当瞬态电流的过渡时间特别短或者线路的寄生电感或寄生电阻较大时，供电线路上的电压可能发生波动。为了改善这种情况，通常使用去耦电容器，其用作临时电荷储存器以防止电源电压的瞬时波动。

技术实现思路

[0003]根据本公开的第一方面，提供了一种半导体器件，包括：衬底；有源区域，设置在所述衬底之上，其中，所述有源区域沿着第一横向方向延伸；多个第一导电结构，可操作地耦合到所述有源区域，其中，所述多个第一导电结构沿着垂直于所述第一横向方向的第二横向方向延伸；多个第二导电结构，设置在所述多个第一导电结构上方，其中，所述多个第二导电结构沿着所述第一横向方向延伸；以及第一电容器，具有第一电极和第二电极，其中，所述第一电极包括所述多个第一导电结构和所述有源区域中的一者，并且所述第二电极包括所述多个所述第二导电结构中的第一个第二导电结构；其中，所述有源区域和所述多个第一导电结构中的每一者电耦合到被配置为载送电源电压的电源轨结构。
[0004]根据本公开的第二方面，提供了一种半导体器件，包括：第一半导体沟道，沿着第一横向方向延伸；第一外延半导体结构，耦合到所述第一半导体沟道的端部；第一互连结构，电耦合到所述第一外延半导体结构，其中，所述第一互连结构沿着垂直于所述第一横向方向的第二横向方向延伸；第二互连结构，在竖直方向上设置在所述第一互连结构上方，其中，所述第二互连结构沿着所述第一横向方向延伸；以及第一去耦电容器，具有第一电极和第二电极，其中，所述第一电极和所述第二电极分别由所述第一互连结构和所述第二互连结构形成；其中，所述第一外延半导体结构和所述第一互连结构中的每一者被电气地固定在电源电压。
[0005]根据本公开的第三方面，提供了一种用于制造去耦电容器的方法，包括：在衬底之上形成有源区域，其中，所述有源区域沿着第一横向方向延伸；在所述有源区域之上形成多个第一金属结构，所述多个第一金属结构沿着第二横向方向延伸，其中，所述第一金属结构可操作地耦合到所述有源区域的相应部分；在所述第一金属结构之上形成多个第二金属结构，所述多个第二金属结构沿着所述第一横向方向延伸，其中，所述第二金属结构被至少一个电介质层与所述第一金属结构分隔开；以及基于将所述有源区域和所述多个第一金属结构耦合到载送电源电压的结构，在所述第二金属结构和所述第一金属结构之间和/或在所述第二金属结构和所述有源区域之间形成多个层间去耦电容器。
附图说明
[0006]在结合附图阅读时，可以从下面的具体实施方式最佳地理解本公开的各方面。应注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0007]图1示出了根据一些实施例的包括多个层间去耦电容器的半导体器件的示例布局设计。
[0008]图2A和图2B分别示出了根据一些实施例的基于图1的布局设计制造的半导体器件的透视图和截面图。
[0009]图3示出了根据一些实施例的制造半导体器件的方法的流程图。
[0010]图4示出了根据一些实施例的生成IC布局设计的系统的框图。
[0011]图5示出了根据一些实施例的IC制造系统的框图以及与其相关联的IC制造流程。
[0012]图6示出了根据一些实施例的用于制造包括多个层间去耦电容器的半导体器件的示例方法的流程图。
[0013]图7、图8、图9、图10、图11和图12示出了根据一些实施例的通过图6的方法制造的示例半导体器件(或示例半导体器件的一部分)在各个制造阶段期间的截面图。
具体实施方式
[0014]下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或配置之间的关系。
[0015]此外，本文可使用空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可以以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。
[0016]在过去的几十年中，半导体行业经历了快速增长。半导体材料和设计的技术进步产生了越来越小且越来越复杂的电路。这些材料和设计的进步已经成为可能，因为与加工和制造相关的技术也经历了技术进步。在半导体演进的过程中，随着能够可靠制造的最小组件的尺寸减小，每单位面积的互连器件的数量增加。
[0017]半导体的许多技术进步发生在集成电路领域，其中一些涉及电容器。在某些电路的运行期间，供电线路(有时称为电源轨)可能供应具有相对高强度的瞬态电流。这些情况可能在供电线路上产生噪声。当瞬态电流的过渡时间特别短或者线路的寄生电感或寄生电阻较大时，供电线路上的电压可能发生波动。为了改善这种情况，可以使用去耦电容器，其用作临时电荷储存器以防止电源电压的瞬时波动。
[0018]通常，集成电路具有多个电路，其中一些可以由在相对低的电压(例如，不高于0.9
伏(V))下操作的第一类器件(例如，晶体管)形成，并且其中一些可以由在相对高的电压(例如，大约1.2V)下操作的第二类器件(例如，晶体管)形成。第一类晶体管有时可以称为核心晶体管；并且第二类晶体管有时可以称为输入/输出(I/O)晶体管。由核心晶体管形成的电路可以包括例如逻辑电路、静态随机存取存储器(SRAM)电路和/或环形振荡器(RO)；并且由I/O晶体管形成的电路可以包括例如输入/输出(I/O)电路、和/或串行器/解串器(SerDes)。
[0019]核心晶体管通常形成在衬底的相对较密集的区域中(有时称为核心区域)，而I/O晶体管通常形成在衬底的相对较稀疏的区域中(有时称为I/O区域)。在核心区域之上，可以以相对较高的密度形成多个互连结构，这些互连结构可操作地耦合到核心晶体管；并且在I/O区域之上，可以以相对较低的密度形成多个互连结构，这些互连结构可操作地耦合到I/O晶体管。在现有技术中，去耦电容器通常由I/O区域中的同一层内的互连结构形成(有时称为层内去耦电容器)以最小化泄漏电流，甚至以较低的密度为代价。在演变为(晶体管的)下一代技术节点时，已经提出用核心晶体管代替I/O晶体管的概念(即在衬底上仅包括核心晶体管)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；有源区域，设置在所述衬底之上，其中，所述有源区域沿着第一横向方向延伸；多个第一导电结构，可操作地耦合到所述有源区域，其中，所述多个第一导电结构沿着垂直于所述第一横向方向的第二横向方向延伸；多个第二导电结构，设置在所述多个第一导电结构上方，其中，所述多个第二导电结构沿着所述第一横向方向延伸；以及第一电容器，具有第一电极和第二电极，其中，所述第一电极包括所述多个第一导电结构和所述有源区域中的一者，并且所述第二电极包括所述多个所述第二导电结构中的第一个第二导电结构；其中，所述有源区域和所述多个第一导电结构中的每一者电耦合到被配置为载送电源电压的电源轨结构。2.根据权利要求1所述的半导体器件，其中，所述有源区域包括从所述衬底突出的鳍结构。3.根据权利要求1所述的半导体器件，其中，所述有源区域包括在竖直方向上彼此间隔开的多个纳米结构。4.根据权利要求1所述的半导体器件，其中，所述多个第一导电结构包括包围所述有源区域的一部分的金属栅极结构。5.根据权利要求1所述的半导体器件，其中，所述有源区域包括多个外延半导体结构并且所述多个第一导电结构包括金属互连结构，并且其中，所述金属互连结构在竖直方向上被设置在所述多个外延半导体结构中的至少一个外延半导体结构之上并且电耦合到所述至少一个外延半导体结构。6.根据权利要求1所述的半导体器件，其中，所述电源轨结构在竖直方向上被设置在所述多个第二导电结构之上。7.根据权利要求1所述的半导体器件，其中，所述电源轨结构在竖直方向上被设置成与所述衬底处于所述有源区域的相反方向。8.根据权...

【专利技术属性】
技术研发人员：吕宗庭，张志强，杨忠杰，彭永州，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：