基于LTspice模型的记忆晶体管实现方法技术

本发明专利技术公开了基于LTspice模型的记忆晶体管实现方法，本方案为了方便记忆晶体管的特性分析及其在电路设计中的运用，提出了一种基于LTspice模型的记忆晶体管spice模型实现方法，该模型具有易实现、低成本、特性可控等优点，有利于推动记忆晶体管特性分析和应用研究。利于推动记忆晶体管特性分析和应用研究。利于推动记忆晶体管特性分析和应用研究。

【技术实现步骤摘要】
基于LTspice模型的记忆晶体管实现方法


[0001]本专利技术涉及晶体管
，尤其涉及基于LTspice模型的记忆晶体管实现方法。

技术介绍

[0002]随着硅基集成电路设计进入纳米尺寸，根据摩尔定律，集成电路设计进入了极限，研究人员纷纷开展新型材料和新型器件的研究。忆阻器是一种新型电路元件，蔡少棠教授于1971年提出的，HP实验室在2008年成功制造出了基于纳米技术的忆阻器实物器件。由于其功耗低、速度快、稳定性高,且能同时实现存储和运算等优势，在非易失性存储、数字逻辑电路、人工神经网络、混沌电路等领域具有很大的潜力。2018年,Sangwan等进一步提出了记忆晶体管的概念，记忆晶体管不仅可以实现器件的阻变性能，还可同时响应漏极和栅极的电信号，从而可实现更为复杂的逻辑运算功能，在非易失性存储、神经形态计算等方面有重要的应用前景。
[0003]然而到目前为止，记忆晶体管仍然处于实验室研究阶段，还未商业化，因此，如何提供一种易实现、低成本和特性可控的记忆晶体管是非常具有现实意义的研究课题。

技术实现思路

[0004]有鉴于此，本专利技术的目的在于提出一种具有易实现、低成本、特性可控等优点的基于LTspice模型的记忆晶体管实现方法。
[0005]为了实现上述的技术目的，本专利技术所采用的技术方案为：
[0006]一种基于LTspice模型的记忆晶体管实现方法，所述记忆晶体管具有漏极、源极和栅极，所述实现方法包括：
[0007]构建记忆晶体管的数学模型，其包括：/>[0008][0009]F(x(t))＝1
‑
(2x(t)
‑
1)
2p
[0010][0011]式中，x为系统内部状态变量，V
GS
为记忆晶体管的栅极和源极两端的电压，V
DS
为记忆晶体管漏极和源极两端的电压，V
th
为记忆晶体管的阈值电压，I
D
(t)为流经过记忆晶体管漏极的电流，R
ON
、R
OFF
分别表示全为掺杂区的电阻和全为非掺杂区的电阻；c
r
和u
v
为预设参数，其值皆为10；F(x(t))是考虑边界效应的非线性窗函数；是变量x的一阶导数，用于表示了x随时间的变化情况。
[0012]作为一种可能的实施方式，进一步，所述记忆晶体管的数学模型为记忆晶体管LTspice模型，其电路仿真方法包括：
[0013]给出记忆晶体管LTspice模型，包括受控电流源G
mem
、G
xvs
，以及与受控电流源G
xvs
并
联的1F电容Cx，其中，受控电流源G
mem
的输出电流I
D
为记忆晶体管漏极的电流；
[0014]根据记忆晶体管漏极和源极两端的电压V
DS
，可得记忆晶体管漏极和源极两端等效电阻为即为漏极和源极间的忆阻；受控电流源Gxvs与电容Cx构成的电路得到系统内部状态变量x；所述记忆晶体管的LTspice模型有三端，其包括栅极GE，漏极DE，源极SE；
[0015]由电流源G
xvs
与电容C
x
并联的电路得到状态变量x，电流源G
xvs
的电流I
x
在数值上等于记忆晶体管的数学模型中定义的其中，C
x
为一个1F的电容器，其用于对I
x
进行积分运算，可得到系统内部变量x的值，即为电容器C
x
两端的电压值：
[0016][0017]式中，为该电容Cx的初始电压，在数值上等于x的初值x0；
[0018]记忆晶体管的漏极电流I
D
是受控电流源G
mem
的输出电流，其受记忆晶体管漏极和源极两端的电压V
DS
，记忆晶体管栅极和源极两端的电压V
GS
和系统内部状态x的联合控制，因此可得到，漏极和源极间的忆阻，与记忆晶体管栅极和源极两端的电压V
GS
和系统内部状态x的有关，从而使得记忆晶体管的特性得以表现。
[0019]采用上述的技术方案，本专利技术与现有技术相比，其具有的有益效果为：本方案为了方便记忆晶体管的特性分析及其在电路设计中的运用，提出了一种基于LTspice模型的记忆晶体管spice模型实现方法，该模型具有易实现、低成本、特性可控等优点，有利于推动记忆晶体管特性分析和应用研究。
附图说明
[0020]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1是本专利技术方案的电路原理图；
[0022]图2是本专利技术方案的测试电路图；
[0023]图3是本专利技术方案在测试时的特性图。
具体实施方式
[0024]下面结合附图和实施例，对本专利技术作进一步的详细描述。特别指出的是，以下实施例仅用于说明本专利技术，但不对本专利技术的范围进行限定。同样的，以下实施例仅为本专利技术的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0025]本方案一种基于LTspice模型的记忆晶体管实现方法，所述记忆晶体管具有漏极、源极和栅极，所述实现方法包括：
[0026]构建记忆晶体管的数学模型，其包括：
[0027][0028]F(x(t))＝1
‑
(2x(t)
‑
1)
2p
[0029][0030]式中，x为系统内部状态变量，V
GS
为记忆晶体管的栅极和源极两端的电压，V
DS
为记忆晶体管漏极和源极两端的电压，V
th
为记忆晶体管的阈值电压，I
D
(t)为流经过记忆晶体管漏极的电流，R
ON
、R
OFF
分别表示全为掺杂区的电阻和全为非掺杂区的电阻；c
r
和u
v
为预设参数，其值皆为10；F(x(t))是考虑边界效应的非线性窗函数；是变量x的一阶导数，用于表示了x随时间的变化情况。
[0031]本方案所述记忆晶体管的数学模型为记忆晶体管LTspice模型，其电路结构如图1所示，其电路仿真方法包括：
[0032]结合图1所示，给出记忆晶体管LTspice模型，包括受控电流源G
mem
、G
xvs
，以及与受控电流源G
xvs
并联的1F电容Cx，其中，受控电流源G
mem
的输出电流I
...

【技术保护点】

【技术特征摘要】
1.一种基于LTspice模型的记忆晶体管实现方法，其特征在于，所述记忆晶体管具有漏极、源极和栅极，所述实现方法包括：构建记忆晶体管的数学模型，其包括：F(x(t))＝1
‑
(2x(t)
‑
1)
2p
式中，x为系统内部状态变量，V
GS
为记忆晶体管的栅极和源极两端的电压，V
DS
为记忆晶体管漏极和源极两端的电压，V
th
为记忆晶体管的阈值电压，I
D
(t)为流经过记忆晶体管漏极的电流，R
ON
、R
OFF
分别表示全为掺杂区的电阻和全为非掺杂区的电阻；c
r
和u
v
为预设参数，F(x(t))是用于考虑边界效应的非线性窗函数；是变量x的一阶导数，用于表示了x随时间的变化情况。2.如权利要求1所述的基于LTspice模型的记忆晶体管实现方法，其特征在于，c
r
和u
v
的值皆为10。3.如权利要求1所述的基于LTspice模型的记忆晶体管实现方法，其特征在于，所述记忆晶体管的数学模型为记忆晶体管LTspice模型，其电路仿真方法包括：给出记忆晶体管LTspice模型，包括受控电流源G
mem
、G
xvs
，以及与受控电流源G
xvs

【专利技术属性】
技术研发人员：许碧荣，张志鹏，陈锦智，赵薇，刘浩宇，尹柯琪，
申请(专利权)人：武夷学院，
类型：发明
国别省市：