低界面态密度碳化硅功率半导体器件的制备方法技术

本发明专利技术涉及一种低界面态密度碳化硅功率半导体器件的制备方法。按照本发明专利技术提供的技术方案，一种低界面态密度碳化硅功率半导体器件的制备方法，提供碳化硅晶片、制备于所述碳化硅晶片正面上的氧化膜以及制备于所述氧化膜上的正面元胞结构；在碳化硅晶片上氧化膜，包括如下步骤：步骤1、采用热氧化工艺在碳化硅晶片上制备得到氧化底膜，并对所述碳化硅晶片以及氧化底膜进行所需的氧化后退火工艺；步骤2、在上述氧化底膜上制备所需的硅膜层，所述硅膜层覆盖在氧化底膜上；步骤3、对硅膜层进行热氧化，并热氧化退火后，制备得到覆盖于碳化硅晶片上的氧化膜。本发明专利技术能实现低密度界面态的碳化硅半导体器件制备，与现有工艺兼容，安全可靠。靠。靠。

【技术实现步骤摘要】
低界面态密度碳化硅功率半导体器件的制备方法


[0001]本专利技术涉及一种制备方法，尤其是一种低界面态密度碳化硅功率半导体器件的制备方法。

技术介绍

[0002]SiC材料可以通过热氧化形成SiO2，使其可以沿用Si晶片的功率半导体器件制作工艺，从而相对于其他宽禁带半导体材料可以实现更高的可靠性。然而由于C元素的存在，通过热氧化形成的SiO2/SiC界面存在高密度的界面态(1012
–
1013cm
‑
2eV
‑
1)，比SiO2/Si界面态高2个量级以上。
[0003]对于SiC晶片，高密度的界面态主要由Si悬挂键，C悬挂键，或C
‑
C键组成。近界面氧化层同样存在缺陷，导致由电荷俘获引起的沟道迁移率降低，限制了SiC功率半导体器件的关键性能，即导通电阻Ron无法降低至SiC器件的理论性能。
[0004]实际应用中，SiC器件的沟道迁移率约为<20cm2/Vs，低于体迁移率2个量级，是目前阻碍SiC功率半导体器件性能发展的最主要难题之一。除降低迁移率外，SiO2/SiC界面的高密度缺陷同样引起SiC功率半导体器件的阈值电压不稳定，同样对SiC功率半导体器件生产以及应用形成较大的困难。

技术实现思路

[0005]本专利技术的目的是克服现有技术中存在的不足，提供一种低界面态密度碳化硅功率半导体器件的制备方法，其能实现低密度界面态的碳化硅半导体器件制备，与现有工艺兼容，安全可靠。
[0006]按照本专利技术提供的技术方案，一种低界面态密度碳化硅功率半导体器件的制备方法，提供碳化硅晶片、制备于所述碳化硅晶片正面上的氧化膜以及制备于所述氧化膜上的正面元胞结构；在碳化硅晶片上氧化膜，包括如下步骤：
[0007]步骤1、采用热氧化工艺在碳化硅晶片上制备得到氧化底膜，并对所述碳化硅晶片以及氧化底膜进行所需的氧化后退火工艺；
[0008]步骤2、在上述氧化底膜上制备所需的硅膜层，所述硅膜层覆盖在氧化底膜上；
[0009]步骤3、对硅膜层进行热氧化，并热氧化退火后，制备得到覆盖于碳化硅晶片上的氧化膜。
[0010]步骤1中，氧化底膜的厚度为10nm～20nm。
[0011]步骤1中，步骤1中，所述氧化后退火工艺的温度范围700℃
‑
1700℃，所使用的气体包括O2、Ar、H2、N2、NO、N2O或POCl3。
[0012]步骤2中，硅膜层采用沉积或贴合方式制备于氧化底膜上。
[0013]所述硅膜层的厚度为10nm～30nm，硅膜层采用沉积制备于氧化底膜上时，所述沉积方法包括CVD、PECVD、溅射或电子束蒸镀。
[0014]硅膜层采用贴合方式制备于氧化底膜上时，所述贴合方式包括SMARTCUT贴合。
[0015]所述氧化膜的厚度为30nm～70nm。
[0016]还包括制备于碳化硅晶片背面的背面电极结构，利用背面电极结构以及位于碳化硅晶片正面上的正面元胞结构形成所需的功率半导体器件，其中，功率半导体器件为MOSFET器件或IGBT器件。
[0017]步骤3中，所述氧化后退火工艺的温度范围700℃
‑
1700℃，所使用的气体包括O2、Ar、H2、N2、NO、N2O或POCl3。
[0018]本专利技术的优点：通过热氧化在碳化硅晶片正面形成氧化底膜，氧化底膜的厚度不大于20nm，从而可实现低密度界面态的SiC/SiO2界面；在氧化底模上设置硅膜层，通过对硅膜层热氧化以及热氧化后的退火，能形成所需的氧化膜，在氧化膜上制备正面元胞结构后，即能实现低密度界面态的碳化硅半导体器件制备，与现有工艺兼容，安全可靠。
附图说明
[0019]图1～图4为具体制备得到氧化膜的工艺步骤剖视图，其中
[0020]图1为本专利技术碳化硅晶片的剖视图。
[0021]图2为本专利技术制备氧化层底模后的示意图。
[0022]图3为本专利技术制备得到硅膜层后的示意图。
[0023]图4为本专利技术制备得到氧化膜后的示意图。
[0024]附图标记说明：1
‑
碳化硅晶片、2
‑
氧化底膜、3
‑
硅膜层以及4
‑
氧化膜。
具体实施方式
[0025]下面结合具体附图和实施例对本专利技术作进一步说明。
[0026]为了能实现低密度界面态的碳化硅半导体器件制备，本专利技术低界面态密度碳化硅功率半导体器件的制备方法，具体地，提供碳化硅晶片1、制备于所述碳化硅晶片1正面上的氧化膜4以及制备于所述氧化膜4上的正面元胞结构；在碳化硅晶片1上氧化膜4，包括如下步骤：
[0027]步骤1、采用热氧化工艺在碳化硅晶片1上制备得到氧化底膜2，并对所述碳化硅晶片1以及氧化底膜2进行所需的氧化后退火工艺；
[0028]具体地，碳化硅晶片1可以采用现有常用的形式，如图1所示，碳化硅晶片1的厚度等可以根据实际需要选择，为本
人员所熟知，此处不再赘述。低密度界面态的碳化硅功率半导体器件，具体是指，氧化膜4与碳化硅晶片1接触面呈现为低密度界面态。
[0029]为了能制备得到与碳化硅晶片1正面低密度界面态接触的氧化膜4，在碳化硅晶片1的正面先采用热氧化工艺制备得到氧化底膜2，氧化底膜2位于碳化硅晶片1的正面，如图2所示，其中，所采用热氧化工艺的方式以及条件等均可以根据需要选择，以能满足制备得到所需厚度的氧化底膜2为准，为本
人员所熟知，此处不再赘述。
[0030]本专利技术实施例中，氧化底膜2的厚度为10nm～20nm；在热氧化时，仅生成厚度不大于20nm的氧化底膜2，当热氧化制备得到的氧化底膜2在20nm以下时，在这个厚度下由于C元素的生成物CO的排出比直接氧化至50nm顺畅，同时，SiC中的C元素主要反应为CO气体扩散至氧化层外(部分C元素向晶片方向扩散)，CO气体排出一般通过高温氧化促进，实现更低的SiO2/SiC界面缺陷密度，即可实现低密度界面态的SiC/SiO2界面。
[0031]具体实施时，在制备得到所需厚度的氧化底膜2后，还需要进行氧化后退火工艺，其中，所述氧化后退火工艺的温度范围700℃
‑
1700℃，所使用的气体包括O2、Ar、H2、N2、NO、N2O或POCl3。所述氧化后退火工艺的过程以及工艺条件均可以根据实际需要选择，此处不再赘述。
[0032]步骤2、在上述氧化底膜2上制备所需的硅膜层3，所述硅膜层3覆盖在氧化底膜2上；
[0033]具体实施时，硅膜层3采用沉积或贴合方式制备于氧化底膜2上，如图3所示。所述硅膜层3的厚度为10nm～30nm，硅膜层3采用沉积制备于氧化底膜2上时，所述沉积方法包括CVD(化学气相沉积)、PECVD(Plasma Enhanced Chemical Vapor Deposition)、溅射或电子束蒸镀。硅膜层3采用贴合方式制备于氧化底膜2上时，所述贴合本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低界面态密度碳化硅功率半导体器件的制备方法，提供碳化硅晶片(1)、制备于所述碳化硅晶片(1)正面上的氧化膜(4)以及制备于所述氧化膜(4)上的正面元胞结构；其特征是，在碳化硅晶片(1)上氧化膜(4)，包括如下步骤：步骤1、采用热氧化工艺在碳化硅晶片(1)上制备得到氧化底膜(2)，并对所述碳化硅晶片(1)以及氧化底膜(2)进行所需的氧化后退火工艺；步骤2、在上述氧化底膜(2)上制备所需的硅膜层(3)，所述硅膜层(3)覆盖在氧化底膜(2)上；步骤3、对硅膜层(3)进行热氧化，并热氧化退火后，制备得到覆盖于碳化硅晶片(1)上的氧化膜(4)。2.根据权利要求1所述的低界面态密度碳化硅功率半导体器件的制备方法，其特征是，步骤1中，氧化底膜(2)的厚度为1nm～20nm。3.根据权利要求1所述的低界面态密度碳化硅功率半导体器件的制备方法，其特征是，步骤1中，所述氧化后退火工艺的温度范围700℃
‑
1700℃，所使用的气体包括O2、Ar、H2、N2、NO、N2O或POCl3。4.根据权利要求1至3任一项所述的低界面态密度碳化硅功率半导体器件的制备方法，其特征是，步骤2中，硅膜层(3)采用沉积或贴合方式制备于氧化底膜(2)...

【专利技术属性】
技术研发人员：袁述，黎力，苗青，陈蕾，
申请(专利权)人：江苏中科汉韵半导体有限公司，
类型：发明
国别省市：