集成电路结构和用于形成存储器的多层互连结构的方法技术

本文的实施例公开了互连结构的金属层的配置，该配置可以提高存储器性能(诸如静态随机存取存储器(SRAM)存储器性能)和/或逻辑性能。例如，本文的实施例将位线放置在金属一(M1)层中，M1层为存储器单元的互连结构的最下部金属化层级，以最小化位线电容，并且将位线配置为金属一层的最宽金属线以最小化位线电阻。在一些实施例中，互连结构具有双字线结构以降低字线电阻。在一些实施例中，互连结构具有双电压线结构以降低电压线电阻。在一些实施例中，向字线和/或电压线添加割阶以降低其相应的电阻。在一些实施例中，互连结构的通孔形状配置为降低互连结构的电阻。本发明专利技术的实施例还涉及集成电路结构和用于形成存储器的多层互连结构的方法。互连结构的方法。互连结构的方法。

【技术实现步骤摘要】
集成电路结构和用于形成存储器的多层互连结构的方法


[0001]本专利技术的实施例涉及集成电路结构和用于形成存储器的多层互连结构的方法。

技术介绍

[0002]集成电路(IC)工业经历了指数增长。IC材料和设计的技术进步已经产生了多代IC，其中每一代都具有比上一代更小和更复杂的电路。在IC发展过程中，功能密度(即每个芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。然而，这种按比例缩小也增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。例如，随着IC部件尺寸不断缩小，多层互连(MLI)部件变得更加紧凑，MLI部件的互连件表现出增大的电阻和增大的电容，这带来了性能、良率和成本的挑战。已经观察到，先进IC技术节点中的互连件表现出的这些更高的电阻和/或更高的电容可以显著延迟(并且在某些情况下，阻止)信号有效地路由到IC器件(诸如晶体管)和从IC器件路由，使先进技术节点中的这种IC器件的性能的任何改进失效。先进存储器(诸如静态随机存取存储器(“SRAM”))的性能对这些延迟尤其敏感，其中先进存储器需要更快的速度(例如，快速写入/读取)。因此，虽然用于基于存储器的IC及其互连件的现有MLI部件对于它们的预期目的通常已经足够，但是它们并非在所有方面都已完全令人满意。

技术实现思路

[0003]本专利技术的实施例提供了一种集成电路结构，包括：存储器单元，连接至位线、反相位线、用于接收第一电压的第一电压线、字线和用于接收与所述第一电压不同的第二电压的第二电压线；以及互连结构，设置在所述存储器单元上方，其中：所述互连结构包括所述位线、所述反相位线、所述第一电压线、所述字线和所述第二电压线，其中，所述位线、所述反相位线、所述第一电压线和所述第二电压线沿着第一纵向方向延伸，并且所述字线沿着与所述第一纵向方向不同的第二纵向方向延伸，所述互连结构具有最底部金属层，所述最底部金属层具有连接至所述存储器单元的金属线，其中，所述金属线包括所述位线、所述第一电压线、连接至所述第二电压线的电压线接合焊盘以及连接至所述字线的字线接合焊盘，并且其中，所述位线的宽度是所述金属线的最宽宽度。
[0004]本专利技术的另一实施例提供了一种集成电路结构，包括：存储器单元；以及互连结构，设置在所述存储器单元上方并且电连接至所述存储器单元，其中，所述互连结构包括：第一金属层，电连接至所述存储器单元，其中，所述第一金属层包括位线、配置为接收第一电压的第一电压线、第一电压线接合焊盘和第一字线接合焊盘，第二金属层，设置在所述第一金属层上方，其中，所述第二金属层包括电连接至所述第一字线接合焊盘的第一字线和电连接至所述第一电压线接合焊盘的第二电压线接合焊盘，第三金属层，设置在所述第二金属层上方，其中，所述第三金属层包括电连接至所述第二电压线接合焊盘的第二电压线，其中，所述第二电压线配置为接收第二电压，第四金属层，设置在所述第三金属层上方，其
中，所述第四金属层包括第二字线，并且其中，所述位线、所述第一电压线与所述第二电压线沿着第一纵向方向延伸，所述第一字线与所述第二字线沿着与所述第一纵向方向不同的第二纵向方向延伸，并且所述位线的第一宽度大于所述第一电压线的第二宽度。
[0005]本专利技术的又一实施例提供了一种用于形成存储器的多层互连结构的方法，包括：形成第一金属化层，所述第一金属化层包括位线、反相位线和配置为接收第一电压的第一电压线，其中，所述位线、所述反相位线与所述第一电压线沿着第一路由方向延伸，所述第一金属化层为所述多层互连结构的最底部金属化层，并且所述位线的位线宽度具有所述第一金属化层的金属线的最宽宽度；在所述第一金属化层上方形成第二金属化层，其中，所述第二金属化层包括沿着与所述第一路由方向不同的第二路由方向延伸的第一字线；在所述第二金属化层上方形成第三金属化层，其中，所述第三金属化层包括第二电压线和第三电压线，所述第二电压线和所述第三电压线配置为接收与所述第一电压不同的第二电压，并且所述第二电压线和所述第三电压线沿着所述第一路由方向延伸；以及形成设置在所述第三金属层上方的第四金属层，其中，所述第四金属层包括沿着所述第二路由方向延伸的第二字线。
附图说明
[0006]当结合附图阅读时，从以下详细描述可以最好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件未按比例绘制，并且仅用于说明的目的。实际上，为了讨论的清楚起见，可以任意增大或减小各种部件的尺寸。
[0007]图1是根据本专利技术的各个方面的诸如静态随机存取存储器(SRAM)的存储器的局部图解平面图。
[0008]图2是根据本专利技术的各个方面的可以在图1的存储器中实现的存储器单元(诸如SRAM单元)的电路图。
[0009]图3是根据本专利技术的各个方面的可以在图1的存储器中实现的存储器单元(诸如SRAM单元)的另一电路图。
[0010]图4是根据本专利技术的各个方面的存储器的部分或整体的各个层的局部图解截面图。
[0011]图5A和图5B是根据本专利技术的各个方面的存储器单元(诸如SRAM单元)的部分或整体的局部示意图。
[0012]图6A、图6B、图6C、图6D和图6E是根据本专利技术的各个方面的图5A和图5B的存储器单元的部分或整体的各个层的各种顶视平面图。
[0013]图7是根据本专利技术的各个方面的具有双字线结构的存储器的部分或整体的局部图解平面图。
[0014]图8A、图8B和图8C是根据本专利技术的各个方面的具有双电压线结构的存储器的部分或整体的各个层的各种顶视平面图。
[0015]图9A和图9B分别是根据本专利技术的各个方面的SRAM单元和逻辑单元的部分或整体的互连结构的最底部金属层的局部示意图。
[0016]图10是根据本专利技术的各个方面的具有可变宽度的电压线和字线的SRAM单元的部分或整体的顶视平面图。
[0017]图11A、图11B、图11C、图11D和图11E是根据本专利技术的各个方面的图10的存储器单元的部分或整体的各个层的各种顶视平面图。
具体实施方式
[0018]本专利技术总体上涉及集成电路(IC)器件，并且更具体地涉及用于基于存储器的IC器件的互连结构。
[0019]以下公开提供了许多用于实现本专利技术的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。
[0020]此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是用于简单和清楚的目的，并且其本身不指示本文讨论的实施例和/或配置之间的关系。此外，在下面的本专利技术中，位于另一部件上、连接至另一部件和/或连接至另一部件的部件的形成可以包括部件形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路结构，包括：存储器单元，连接至位线、反相位线、用于接收第一电压的第一电压线、字线和用于接收与所述第一电压不同的第二电压的第二电压线；以及互连结构，设置在所述存储器单元上方，其中：所述互连结构包括所述位线、所述反相位线、所述第一电压线、所述字线和所述第二电压线，其中，所述位线、所述反相位线、所述第一电压线和所述第二电压线沿着第一纵向方向延伸，并且所述字线沿着与所述第一纵向方向不同的第二纵向方向延伸，所述互连结构具有最底部金属层，所述最底部金属层具有连接至所述存储器单元的金属线，其中，所述金属线包括所述位线、所述第一电压线、连接至所述第二电压线的电压线接合焊盘以及连接至所述字线的字线接合焊盘，并且其中，所述位线的宽度是所述金属线的最宽宽度。2.根据权利要求1所述的集成电路结构，其中，所述位线的宽度为第一宽度，所述第一电压线具有第二宽度，并且所述第一宽度与所述第二宽度的比率为1.1至2。3.根据权利要求1所述的集成电路结构，其中，所述位线的宽度为第一宽度，所述电压线接合焊盘具有第二宽度，并且所述第一宽度与所述第二宽度的比率为1.1至2。4.根据权利要求1所述的集成电路结构，其中，所述位线的宽度为第一宽度，所述字线接合焊盘具有第二宽度，并且所述第一宽度与所述第二宽度的比率为1.1至2。5.根据权利要求1所述的集成电路结构，其中，所述位线的宽度为第一宽度，所述金属线还包括所述反相位线，所述反相位线具有第二宽度，并且所述第二宽度与所述第一宽度相同。6.根据权利要求1所述的集成电路结构，其中，所述第一电压线具有第一部分和和第二部分，所述第一部分具有第一宽度，所述第二部分具有大于所述第一宽度的第二宽度，其中，具有所述第二宽度的所述第二部分为所述第一电压线的互连区域。7.根据权利要求1所述的集成电路结构，其中：所述最底部金属层是第一金属层，并且所述金属线是第一金属线；所述互连结构具有位于所述第一金属层上方的第二金属层和位于所述第二金属层上方的第三金属层；以及其中，所述第二金属层具有包括所述字线的第二金属线，并且所述第三金属层具有包括所述第二电压线的第三金属线。8.根据权利要求7所述的集成电路结构，其中，所述字线是第一字线，所述字线接合焊盘...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：