电容DAC多列共用SAR/SS列并行ADC及应用制造技术

本发明专利技术公开的电容DAC多列共用SAR/SS列并行ADC及应用，将A/D转换过程分为粗量化阶段和细量化阶段，粗量化采用SAR模式而细量化采用SS模式，其中SAR过程为多列共用，而SS过程为所有列共用，这样SAR中的电容阵列就可以摆脱单列宽的限制，实现更分辨率的同时提高转换速率。实现数字相关双采样是将低位量化用的SS复用于复位信号的量化，积分信号用SAR/SS整体进行量化，并将复位信号量化过程中的计数器与积分信号量化中低位精细量化中的计数器复用，直接得到数字相关双采样。本发明专利技术提出在小列宽下实现SAR/SS ADC，低位SS结构用于复位信号量化直接完成数字相关双采样，无需额外电路和处理时间。时间。时间。

【技术实现步骤摘要】
电容DAC多列共用SAR/SS列并行ADC及应用


[0001]本专利技术属于CMOS图像传感器读出转换电路
，具体涉及一种电容DAC多列共用SAR/SS列并行ADC。本专利技术还涉及一种利用电容DAC多列共用SAR/SS列并行ADC进行图像传感器列并行数据转换的方法。本专利技术另还涉及一种利用电容DAC多列共用SAR/SS列并行ADC进行图像传感器数字相关双采样的方法。

技术介绍

[0002]随着CMOS工艺水平和设计技术的不断发展，CMOS图像传感器的性能得到极大提高，其在功耗、成本及易集成等方面的优势使它几乎完全占据消费电子产品领域，并在高端应用领域中也在展现了极强的竞争力。CMOS图像传感器通常采用列并行处理方式，因为其实现了面积和转换速度的折衷，而且具有结构简单、易于扩展的优点，其中模数转换器(Analog
‑
to
‑
Digital Converter，ADC)是其中的核心模块。
[0003]随着CMOS图像传感器应用领域的不断扩展，对列并行CMOS图像传感器的性能要求也越来越苛刻，尤其是像素尺寸的日益缩小和帧频要求的不断提高，经典单斜坡(Single
‑
Slope)ADC已不能满足要求，两步式ADC这种通过相同或者不同的两种量化方式来一起完成量化，使得特征折中和性能提高成为可能。基于两步式逐次逼近(Successive Approximation Register，SAR)SS ADC，可以有效提高A/D转换速度，但是其中的电容数模转换器(C
‑
DAC)限制了在小列宽中的应用，并限制了分辨率和转换速度的提高。
[0004]相关双采样(Correlated Double Sampling，CDS)是每一个像素单元读出广电信号的必须途径，实现了复位电压和积分电压的做差，能消除复位噪声的干扰，对低频噪声也有抑制作用，可以显著改善信噪比，提高信号检测精度。常见实现方式有模拟相关双采样和数字相关双采样，数字相关双采样可改善噪声的同时可抑制列处理电路中的噪声，但常用实现方式电路复杂，时间较长。

技术实现思路

[0005]本专利技术的目的在于提供一种电容DAC多列共用SAR/SS列并行ADC，解决了小列宽对列并行转换电路限制的问题。
[0006]本专利技术的另一目的在于提供一种利用电容DAC多列共用SAR/SS列并行ADC进行图像传感器列并行数据转换的方法。
[0007]本专利技术的再一目的在于提供一种利用电容DAC多列共用SAR/SS列并行ADC进行图像传感器数字相关双采样的方法。
[0008]本专利技术所采用的第一种技术方案是：电容DAC多列共用SAR/SS列并行ADC，包括多列采样开关，每列采样开关的输出端各连接有一采样电容和一比较器，多列比较器的另一输入端共同连接有多列共用电容阵列，多列共用电容阵列上连接有多列共用SAR逻辑电路，多列共用SAR逻辑电路同时与多列比较器的输出端相连并连接有多列SAR量化寄存器，每列比较器的输出端还各连接有一SS量化寄存器，多列SS量化寄存器的输出端与多列SAR量化
寄存器的输出端共同连接有数据选择器，多列共用电容阵列上还依次连接有列共用电压基准电路、列共用偏置电路、与多列采样电容的另一端均连接的列共用斜坡电压产生电路及列共用数字控制电路，列共用数字控制电路还分别与多列共用SAR逻辑电路、多列SS量化寄存器、多列SAR量化寄存器以及数据选择器连接。
[0009]本专利技术第一种技术方案的特点还在于，
[0010]采样开关的输出端均与同列采样电容的上极板相连接，列共用斜坡电压产生电路分别与多列采样电容的下极板相连接。
[0011]采样开关的输入端连接输入V
in
。
[0012]本专利技术所采用的第二种技术方案是：利用电容DAC多列共用SAR/SS列并行ADC进行图像传感器列并行数据转换的方法，包括以下步骤：
[0013]步骤1、采样电容的下极板保持斜坡电压输出初始值不变，每一列的采样开关将输入V
in
采样至采样电容的上极板并与比较器的一个输入端V
S
相连，比较器的另一个输入端V
D
保持初值不变；
[0014]步骤2、完成采样后开始量化，斜坡电压输出保持不变则比较器输入端V
S
保持不变，多列共用电容阵列和多列共用SAR逻辑电路的H列依次进行SAR量化，多列共用SAR逻辑电路控制多列共用电容阵列使V
D
逐次逼近V
S
，得到量化结果D
C
保存到对应列的SAR量化寄存器中，经过H个SAR量化过程得到H列粗量化结果，各列中V
S
均大于V
D
；
[0015]步骤3、各列的高位粗量化结束后，各列中的V
D
保持其高位量化结果对应的电压不变，斜坡电压开始随时间线性下降同时开始计数，V
S
跟随斜坡电压同步下降，各列比较器持续比较V
D
和V
S
，当某一列的V
S
由大于V
D
变为小于V
D
时，比较器输出发生翻转使SS量化寄存器保存当前的计数值D
F
，即为该列的低位量化结果，斜坡电压下降结束后所有列的低位量化结束；
[0016]步骤4、在列共用数字控制电路的控制下将高P位的高位量化和低位Q位的低位量化结果合并为N位的量化结果选择输出，完成了所有列的模数转换。
[0017]本专利技术所采用的第三种技术方案是：利用电容DAC多列共用SAR/SS列并行ADC进行图像传感器数字相关双采样的方法，包括以下步骤：
[0018]步骤1、复位电压Vrst采样，像素输出复位电压Vrst被采集至采样电容的上极板并与比较器一输入端V
S
相连，与采样电容下极板相连的斜坡电压保持初始电压，比较器另一输入端V
D
输出保持为多列共用SAR逻辑电路控制多列共用电容阵列产生的量化范围与高位最低有效位的差值电压V
FS
‑
V
US
，此时V
S
大于V
D
；
[0019]步骤2、完成复位电压Vrst采样后，V
D
保持V
FS
‑
V
US
不变，V
S
随着斜坡电压的下降而同步下降，SS量化寄存器开始从最高数值D
FS
同步下降，直到V
S
变的小于V
FS
‑
V
US
时，比较器输出跳变，计数Drs，SS量化寄存器保存数据D
FS
‑
Drs，为当前列复位电压的量化结果；
[0020]步骤3、所有列完成复位电压量化后，开始进行积分电压Vsig采样，像素输出积分电压Vsig被采集至采样电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.电容DAC多列共用SAR/SS列并行ADC，其特征在于，包括多列采样开关(5)，每列采样开关(5)的输出端各连接有一采样电容(6)和一比较器(7)，多列比较器(7)的另一输入端共同连接有多列共用电容阵列(8)，多列共用电容阵列(8)上连接有多列共用SAR逻辑电路(9)，多列共用SAR逻辑电路(9)同时与多列比较器(7)的输出端相连并连接有多列SAR量化寄存器(11)，每列比较器(7)的输出端还各连接有一SS量化寄存器(10)，多列SS量化寄存器(10)的输出端与多列SAR量化寄存器(11)的输出端共同连接有数据选择器(12)，多列共用电容阵列(8)上还依次连接有列共用电压基准电路(1)、列共用偏置电路(2)、与多列采样电容(6)的另一端均连接的列共用斜坡电压产生电路(3)及列共用数字控制电路(4)，列共用数字控制电路(4)还分别与多列共用SAR逻辑电路(9)、多列SS量化寄存器(10)、多列SAR量化寄存器(11)以及数据选择器(12)连接。2.如权利要求1所述的电容DAC多列共用SAR/SS列并行ADC，其特征在于，所述采样开关(5)的输出端均与同列采样电容(6)的上极板相连接，列共用斜坡电压产生电路(3)分别与多列采样电容(6)的下极板相连接。3.如权利要求2所述的电容DAC多列共用SAR/SS列并行ADC，其特征在于，所述采样开关(5)的输入端连接输入V
in
。4.利用如权利要求3所述的电容DAC多列共用SAR/SS列并行ADC进行图像传感器列并行数据转换的方法，其特征在于，包括以下步骤：步骤1、采样电容(6)的下极板保持斜坡电压输出初始值不变，每一列的采样开关(5)将输入V
in
采样至采样电容(6)的上极板并与比较器(7)的一个输入端V
S
相连，比较器(7)的另一个输入端V
D
保持初值不变；步骤2、完成采样后开始量化，斜坡电压输出保持不变则比较器(7)输入端V
S
保持不变，多列共用电容阵列(8)和多列共用SAR逻辑电路(9)的H列依次进行SAR量化，多列共用SAR逻辑电路(9)控制多列共用电容阵列(8)使V
D
逐次逼近V
S
，得到量化结果D
C
保存到对应列的SAR量化寄存器(11)中，经过H个SAR量化过程得到H列粗量化结果，各列中V
S
均大于V
D
；步骤3、各列的高位粗量化结束后，各列中的V
D
保持其高位量化结果对应的电压不变，斜坡电压开始随时间线性下降同时开始计数，V
S
跟随斜坡电压同步下降，各列比较器(7)持续比较V
D
和V
S
，当某一列的V
S
由大于V
D
变为小于V
D
时，比较器(7)输出发生翻转使SS量化寄存器(10)保存当前的计数值D
F
，即为该列的低位量化结果，斜坡电压下降结束后所有列的低位量化结束；步骤4、在列共用数字控制电路(4)的控制下将高P位的高位量化和低位Q位的低位量化结果合并为N位的量化结果选择输出，完成了所有列的模数转换。5.利用如权利要求3所述的电容DAC多列共用SAR/SS列并行ADC进行图像传感器数字相...

【专利技术属性】
技术研发人员：张鹤玖，吕楠，余宁梅，郭仲杰，袁璐，方志超，高鑫，苏家浩，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：