【技术实现步骤摘要】
【国外来华专利技术】基于存储器的处理器
[0001]相关申请的交叉引用
[0002]本申请主张以下各者的优先权：2019年8月13日申请的美国临时申请第62/886,328号；2019年9月29日申请的美国临时申请第62/907,659号；2020年2月7日申请的美国临时申请第62/971,912号；及2020年2月28日申请的美国临时申请第62/983,174号。前述申请以全文引用的方式并入本文中。
[0003]本公开大体上关于用于促进存储器密集型操作的装置。具体而言，本公开关于包括耦接至专用存储器组的处理元件的硬件芯片。本公开还关于用于改良存储器芯片的功率效率及速度的装置。具体而言，本公开关于用于在存储器芯片上实施部分刷新或甚至无刷新的系统及方法。本公开还关于大小可选择的存储器芯片及存储器芯片上的双端口能力。
技术介绍
[0004]随着处理器速度及存储器大小均继续增大，对有效处理速度的显着限制为冯诺依曼(von Neumann)瓶颈。冯诺依曼瓶颈由常规计算机架构所导致的吞吐量限制造成。具体而言，相较于由处理器进行的实际计算，自存储器至处理器的数据传送常会遇到瓶颈。因此，用以对存储器进行读取及写入的时钟循环的数量随着存储器密集型处理程序而显着增大。这些时钟循环导致较低的有效处理速度，这是因为对存储器进行读取及写入会消耗时钟循环，该时钟循环无法用于对数据执行操作。此外，处理器的计算带宽通常大于处理器用以存取存储器的总线的带宽。
[0005]这些瓶颈对于以下各项特别明显：存储器密集型处理程序，诸如神经网络及其他机器...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种集成电路，其包含：基板；存储器阵列，其安置于所述基板上，所述存储器阵列包括多个离散存储器组；处理阵列，其安置于所述基板上，所述处理阵列包括多个处理器子单元，所述多个处理器子单元中的每一者与所述多个离散存储器组当中的一个或多个离散存储器组相关联；及控制器，其被配置为：相对于所述集成电路的操作实施至少一个安全措施。2.如权利要求1所述的集成电路，其中所述控制器被配置为在所述至少一个安全措施被触发的情况下采取一个或多个补救动作。3.如权利要求1所述的集成电路，其中所述控制器被配置为在至少一个存储器位置中实施至少一个安全措施。4.如权利要求2所述的集成电路，其中数据包括神经网络模型的权重数据。5.如权利要求1所述的集成电路，其中所述控制器被配置为实施至少一个安全措施，所述至少一个安全措施包括锁定对不用于输入数据或输出数据操作的所述存储器阵列的一个或多个存储器部分的存取。6.如权利要求1所述的集成电路，其中所述控制器被配置为实施至少一个安全措施，所述至少一个安全措施包括仅锁定所述存储器阵列的子集。7.如权利要求6所述的集成电路，其中所述阵列的所述子集由特定存储器地址指明。8.如权利要求6所述的集成电路，其中所述存储器阵列的所述子集为可配置的。9.如权利要求1所述的集成电路，其中所述控制器被配置为实施至少一个安全措施，所述至少一个安全措施包括控制去往或来自所述集成电路的业务。10.如权利要求1所述的集成电路，其中所述控制器被配置为实施至少一个安全措施，所述至少一个安全措施包括上传可改变数据、代码或固定数据。11.如权利要求1所述的集成电路，其中所述可改变数据、代码或固定数据的上传在开机处理程序期间发生。12.如权利要求1所述的集成电路，其中所述控制器被配置为实施至少一个安全措施，所述至少一个安全措施包括在开机处理程序期间，上传配置文件，所述配置文件识别待在所述开机处理程序完成后锁定的所述存储器阵列的至少部分的特定存储器地址。13.如权利要求1所述的集成电路，其中所述控制器经进一步配置以需要复杂密码，以将对与一个或多个存储器地址相关联的所述存储器阵列的存储器部分的存取解除锁定。14.如权利要求1所述的集成电路，其中在侦测到对至少一个锁定存储器地址的尝试存取后触发所述至少一个安全措施。15.如权利要求1所述的集成电路，其中所述控制器被配置为实施至少一个安全措施，所述至少一个安全措施包括：计算相对于所述存储器阵列的至少部分而计算的校验和、散列、CRC(循环冗余检查)或校验位；及将所计算的校验和、散列、CRC或校验位与预定值比较。16.如权利要求15所述的集成电路，其中所述控制器被配置为作为所述至少一个安全措施的部分，判定所述所计算的校验和、散列、CRC或校验位是否匹配所述预定值。
17.如权利要求1所述的集成电路，其中所述至少一个安全措施包括在至少两个不同存储器部分中复制程序代码。18.如权利要求17所述的集成电路，其中所述至少一个安全措施包括判定在所述至少两个不同存储器部分中执行所述程序代码的输出结果是否不同。19.如权利要求18所述的集成电路，其中所述输出结果包括中间或最终输出结果。20.如权利要求17所述的集成电路，其中所述至少两个不同存储器部分包括于所述集成电路内。21.如权利要求1所述的集成电路，其中所述至少一个安全措施包括判定操作图案是否不同于一个或多个预定操作图案。22.如权利要求2所述的集成电路，其中所述一个或多个补救动作包括停止执行操作。23.一种保护集成电路以防篡改的方法，所述方法包括：使用与所述集成电路相关联的控制器相对于所述集成电路的操作实施至少一个安全措施；其中所述集成电路包括：基板；存储器阵列，其安置于所述基板上，所述存储器阵列包括多个离散存储器组；及处理阵列，其安置于所述基板上，所述处理阵列包括多个处理器子单元，所述多个处理器子单元中的每一者与所述多个离散存储器组当中的一个或多个离散存储器组相关联。24.如权利要求23所述的方法，其进一步包括在所述至少一个安全措施被触发的情况下采取一个或多个补救动作。25.一种集成电路，其包含：基板；存储器阵列，其安置于所述基板上，所述存储器阵列包括多个离散存储器组；处理阵列，其安置于所述基板上，所述处理阵列包括多个处理器子单元，所述多个处理器子单元中的每一者与所述多个离散存储器组当中的一个或多个离散存储器组相关联；及控制器，其被配置为：相对于所述集成电路的操作实施至少一个安全措施；其中所述至少一个安全措施包括在至少两个不同存储器部分中复制程序代码。26.一种集成电路，其包含：基板；存储器阵列，其安置于所述基板上，所述存储器阵列包括多个离散存储器组；处理阵列，其安置于所述基板上，所述处理阵列包括多个处理器子单元，所述多个处理器子单元中的每一者与所述多个离散存储器组当中的一个或多个离散存储器组相关联；及控制器，其被配置为相对于所述集成电路的操作实施至少一个安全措施。27.如权利要求26所述的集成电路，其中所述控制器经进一步配置以在所述至少一个安全措施被触发的情况下采取一个或多个补救动作。28.一种分布式处理器存储器芯片，其包含：基板；存储器阵列，其安置于所述基板上，所述存储器阵列包括多个离散存储器组；处理阵列，其安置于所述基板上，所述处理阵列包括多个处理器子单元，所述多个处理
器子单元中的每一者与所述多个离散存储器组当中的一个或多个离散存储器组相关联；及第一通信端口，其被配置为在所述分布式处理器存储器芯片与除另一分布式处理器存储器芯片以外的外部实体之间建立通信连接；及第二通信端口，其被配置为在所述分布式处理器存储器芯片与第一额外分布式处理器存储器芯片之间建立通信连接。29.如权利要求28所述的分布式处理器存储器芯片，其进一步包含第三通信端口，所述第三通信端口被配置为在所述分布式处理器存储器芯片与第二额外分布式处理器存储器芯片之间建立通信连接。30.如权利要求29所述的分布式处理器存储器芯片，其进一步包含控制器，所述控制器被配置为经由所述第一通信端口、所述第二通信端口、所述第三通信端口中的至少一者控制通信。31.如权利要求29所述的分布式处理器存储器芯片，其中所述第一通信端口、所述第二通信端口及所述第三通信端口中的每一者与对应总线相关联。32.如权利要求31所述的分布式处理存储器芯片，其中所述对应总线为所述第一通信端口、所述第二通信端口及所述第三通信端口中的每一者所共同的总线。33.如权利要求31所述的分布式处理存储器芯片，其中与所述第一通信端口、所述第二通信端口及所述第三通信端口中的每一者相关联的所述对应总线皆连接至所述多个离散存储器组。34.如权利要求31所述的分布式处理器存储器芯片，其中与所述第一通信端口、所述第二通信端口及所述第三通信端口相关联的至少一个总线为单向的。35.如权利要求31所述的分布式处理器存储器芯片，其中与所述第一通信端口、所述第二通信端口及所述第三通信端口相关联的至少一个总线为双向的。36.如权利要求30所述的分布式处理器存储器芯片，其中所述控制器被配置为调度所述分布式处理器存储器芯片与所述第一额外分布式处理器存储器芯片之间的数据传输，使得所述第一额外分布式处理器存储器芯片的接收处理器子单元基于所述数据传输且在接收所述数据传输时的时间段期间执行其相关联的程序代码。37.如权利要求30所述的分布式处理器存储器芯片，其中所述控制器被配置为将时钟启用信号发送至所述分布式处理器存储器芯片的所述多个处理器子单元中的至少一者，以控制所述多个处理器子单元中的所述至少一者的一个或多个操作方面。38.如权利要求37所述的分布式处理器存储器芯片，其中所述控制器被配置为藉由控制发送至所述多个处理器子单元中的所述至少一者的所述时钟启用信号来控制与所述多个处理器子单元中的所述至少一者相关联的一个或多个通信命令的时序。39.如权利要求30所述的分布式处理器存储器芯片，其中所述控制器被配置为选择性地开始藉由所述分布式处理器存储器芯片上的所述多个处理器子单元中的一个或多个执行程序代码。40.如权利要求30所述的分布式处理器存储器芯片，其中所述控制器被配置为使用时钟启用信号来控制从所述多个处理器子单元中的一个或多个至所述第二通信端口及所述第三通信端口中的至少一者的数据传输的时序。41.如权利要求28所述的分布式处理器存储器芯片，其中与所述第一通信端口相关联
的通信速度低于与所述第二通信端口相关联的通信速度。42.如权利要求30所述的分布式处理器存储器芯片，其中所述控制器被配置为判定所述多个处理器子单元当中的第一处理器子单元是否准备好将数据传送至包括于所述第一额外分布式处理器存储器芯片中的第二处理器子单元，且在判定所述第一处理器子单元准备好将所述数据传送至所述第二处理器子单元之后使用时钟启用信号以起始所述数据从所述第一处理器子单元至所述第二处理器子单元的传送。43.如权利要求42所述的分布式处理器存储器芯片，其中所述控制器经进一步配置以判定所述第二处理器子单元是否准备好接收所述数据，且在判定所述第二处理器子单元准备好接收所述数据之后使用所述时钟启用信号以起始所述数据从所述第一处理器子单元至所述第二处理器子单元的所述传送。44.如权利要求42所述的分布式处理器存储器芯片，其中所述控制器经进一步配置以判定所述第二处理器子单元是否准备好接收所述数据且缓冲包括于所述传送中的所述数据，直至所述第一额外分布式处理器存储器芯片的所述第二处理器子单元准备好接收所述数据的判定之后。45.一种在第一分布式处理器存储器芯片与第二分布式处理器存储器芯片之间传送数据的方法，所述方法包含：使用与所述第一分布式处理器存储器芯片及所述第二分布式处理器存储器芯片中的至少一者相关联的控制器判定安置于所述第一分布式处理器存储器芯片上的多个处理器子单元当中的第一处理器子单元是否准备好将数据传送至包括于所述第二分布式处理器存储器芯片中的第二处理器子单元；及在判定所述第一处理器子单元准备好将所述数据传送至所述第二处理器子单元之后使用由所述控制器控制的时钟启用信号以起始所述数据从所述第一处理器子单元至所述第二处理器子单元的传送。46.如权利要求45所述的方法，其进一步包括：使用所述控制器判定所述第二处理器子单元是否准备好接收所述数据；及在判定所述第二处理器子单元准备好接收所述数据之后使用所述时钟启用信号以起始所述数据从所述第一处理器子单元至所述第二处理器子单元的所述传送。47.如权利要求45所述的方法，其进一步包括：使用所述控制器判定所述第二处理器子单元是否准备好接收所述数据，且缓冲包括于所述传送中的所述数据，直至所述第一额外分布式处理器存储器芯片的所述第二处理器子单元准备好接收所述数据的判定之后。48.一种存储器芯片，其包含：基板；存储器阵列，其安置于所述基板上，所述存储器阵列包括多个离散存储器组；及第一通信端口，其被配置为在所述存储器芯片与除另一存储器芯片以外的外部实体之间建立通信连接；及第二通信端口，其被配置为在所述存储器芯片与第一额外存储器芯片之间建立通信连接。49.如权利要求48所述的存储器芯片，其中所述第一通信端口连接至所述存储器芯片
内部的主总线或包括于所述存储器芯片中的至少一个处理器子单元中的至少一者。50.如权利要求48所述的存储器芯片，其中所述第二通信端口连接至所述存储器芯片内部的主总线或包括于所述存储器芯片中的至少一个处理器子单元中的至少一者。51.一种存储器单元，其包含：存储器阵列，其包括多个存储器组；至少一个控制器，其被配置为控制相对于所述多个存储器组的读取操作的至少一个方面；至少一个零值侦测逻辑单元，其被配置为侦测与储存于所述多个存储器组的特定地址中的数据相关联的多位零值；且其中所述至少一个控制器被配置为响应于藉由所述至少一个零值侦测逻辑单元进行的零值侦测而将零值指示符传回至一个或多个电路。52.如权利要求51所述的存储器单元，其中传回有所述零值指示符的所述一个或多个电路在所述存储器单元外部。53.如权利要求51所述的存储器单元，其中传回有所述零值指示符的所述一个或多个电路在所述存储器单元内部。54.如权利要求51所述的存储器单元，其中所述存储器单元进一步包括至少一个读取停用元件，所述至少一个读取停用元件被配置为在所述至少一个零值侦测逻辑单元侦测到与所述特定地址相关联的零值时中断与所述特定地址相关联的读取命令。55.如权利要求51所述的存储器单元，其中所述至少一个控制器被配置为将所述零值指示符发送至所述一个或多个电路而非发送储存于所述特定地址中的零值数据。56.如权利要求51所述的存储器单元，其中所述零值指示符的大小小于零数据的大小。57.如权利要求51所述的存储器单元，其中由包含以下操作的第一处理程序所消耗的能量小于由将零值数据发送至所述一个或多个电路所消耗的能量：(a)侦测所述零值；(b)产生所述零值指示符；及(c)将所述零值指示符发送至所述一个或多个电路。58.如权利要求57所述的存储器单元，其中由所述第一处理程序所消耗的所述能量小于由将所述零值数据发送至所述一个或多个电路所消耗的所述能量的一半。59.如权利要求51所述的存储器单元，其中所述存储器单元进一步包括至少一个感测放大器，所述至少一个感测放大器被配置为在所述至少一个零值侦测单元进行零值侦测之后阻止启动所述多个存储器组中的至少一者。60.如权利要求59所述的存储器单元，其中所述至少一个感测放大器包含多个晶体管，所述多个晶体管被配置为感测来自所述多个存储器组的低功率信号，且所述至少一个感测放大器将小电压摆动放大至较高电压电平使得储存于所述多个存储器组中的数据能够由所述至少一个控制器解译。61.如权利要求51所述的存储器单元，其中所述多个存储器组中的每一者经进一步组织成子组，所述至少一个控制器包括子组控制器，且其中所述至少一个零值侦测逻辑单元包括与所述子组相关联的零值侦测逻辑。62.如权利要求61所述的存储器单元，其中所述存储器单元进一步包括至少一个读取停用元件，所述至少一个读取停用元件包括与所述子组中的每一者相关联的感测放大器。63.如权利要求51所述的存储器单元，其进一步包括在空间上分布于所述存储器单元
内的多个处理器子单元，其中所述多个处理器子单元中的每一者与所述多个存储器组中的专用的至少一者相关联，且其中所述多个处理器子单元中的每一者被配置为对储存于对应存储器组中的数据进行存取及操作。64.如权利要求63所述的存储器单元，其中所述一个或多个电路包括所述处理器子单元中的一个或多个。65.如权利要求63所述的存储器单元，其中所述多个处理器子单元中的每一者藉由一个或多个总线连接至所述多个处理器子单元当中的两个或多于两个其他处理器子单元。66.如权利要求51所述的存储器单元，其进一步包含多个总线。67.如权利要求66所述的存储器单元，其中所述多个总线被配置为在所述多个存储器组之间传送数据。68.如权利要求67所述的存储器单元，其中所述多个总线中的至少一者被配置为将所述零值指示符传送至所述一个或多个电路。69.一种用于侦测多个存储器组的特定地址中的零值的方法，其包含：从存储器单元外部的电路接收读取储存于多个存储器组的地址中的数据的请求；响应于所接收请求而启动零值侦测逻辑单元以藉由控制器侦测所接收地址中的零值；及响应于藉由所述零值侦测逻辑单元进行的零值侦测而藉由所述控制器将零值指示符传输至所述电路。70.如权利要求69所述的方法，其进一步包含藉由所述控制器配置读取停用元件以在所述零值侦测逻辑单元侦测到与所请求地址相关联的零值时中断与所述所请求地址相关联的读取命令。71.如权利要求69所述的方法，其进一步包含藉由所述控制器配置感测放大器以在所述零值侦测单元侦测到零值时阻止所述多个存储器组中的至少一者的启动。72.一种非暂时性计算机可读介质，其储存指令集，所述指令集能够由存储器单元的控制器执行以使所述存储器单元侦测多个存储器组的特定地址中的零值，方法包含：从存储器单元外部的电路接收读取储存于多个存储器组的地址中的数据的请求；响应于所接收请求而启动零值侦测逻辑单元以藉由控制器侦测所接收地址中的零值；及响应于藉由所述零值侦测逻辑单元进行的零值侦测而藉由所述控制器将零值指示符传输至所述电路。73.如权利要求72所述的非暂时性计算机可读介质，其中所述方法进一步包含藉由所述控制器配置读取停用元件以在所述零值侦测逻辑单元侦测到与所请求地址相关联的零值时中断与所述所请求地址相关联的读取命令。74.如权利要求72所述的非暂时性计算机可读介质，其中所述方法进一步包含藉由所述控制器配置感测放大器以在所述零值侦测单元侦测到零值时阻止所述多个存储器组中的至少一者的启动。75.一种集成电路，其包含：存储器单元，其包含多个存储器组、被配置为控制相对于所述多个存储器组的读取操作的至少一个方面的至少一个控制器及被配置为侦测与储存于所述多个存储器组的特定
地址中的数据相关联的多位零值的至少一个零值侦测逻辑单元；处理单元，其被配置为将读取请求发送所述存储器单元至所述存储器以用于从所述存储器单元读取数据；且其中所述至少一个控制器及所述至少一个零值侦测逻辑被配置为响应于由所述至少一个零值侦测逻辑进行的零值侦测而将零值指示符传回至一个或多个电路。76.一种存储器单元，其包含：存储器阵列，其包括多个存储器组；至少一个控制器，其被配置为控制相对于所述多个存储器组的读取操作的至少一个方面；至少一个侦测逻辑单元，其被配置为侦测与储存于所述多个存储器组的特定地址中的数据相关联的预定多位值；且其中所述至少一个控制器被配置为响应于所述至少一个侦测逻辑对所述预定多位值进行的侦测而将值指示符传回至一个或多个电路。77.如权利要求76所述的存储器单元，其中所述预定多位值能够由用户选择。78.一种存储器单元，其包含：存储器阵列，其包括多个存储器组；至少一个控制器，其被配置为控制相对于所述多个存储器组的写入操作的至少一个方面；至少一个侦测逻辑单元，其被配置为侦测与待写入至所述多个存储器组的特定地址的数据相关联的预定多位值；且其中所述至少一个控制器被配置为响应于所述至少一个侦测逻辑对所述预定多位值进行的侦测而将值指示符提供至一个或多个电路。79.一种分布式处理器存储器芯片，其包含：基板；存储器阵列，其包括安置于所述基板上的多个存储器组；多个处理器子单元，其安置于所述基板上；至少一个控制器，其被配置为控制相对于所述多个存储器组的读取操作的至少一个方面；至少一个侦测逻辑单元，其被配置为侦测与储存于所述多个存储器组的特定地址中的数据相关联的预定多位值；且其中所述至少一个控制器被配置为响应于所述至少一个侦测逻辑对所述预定多位值进行的侦测而将值指示符传回至所述多个处理器子单元中的一个或多个。80.一种存储器单元，其包含：一个或多个存储器组；组控制器；及地址产生器；其中所述地址产生器被配置为：将所述一个或多个存储器组中的相关联存储器组中待存取的当前行的当前地址提供至所述组控制器；
判定所述相关联存储器组中待存取的下一行的预测地址；及在相对于与所述当前地址相关联的所述当前行的操作完成之前将所述预测地址提供至所述组控制器。81.如权利要求80所述的存储器单元，其中相对于与所述当前地址相关联的所述当前行的所述操作为读取操作或写入操作。82.如权利要求80所述的存储器单元，其中所述当前行及所述下一行在同一存储器组中。83.如权利要求82所述的存储器单元，其中所述同一存储器组允许在正存取所述当前行时存取所述下一行。84.如权利要求80所述的存储器单元，其中所述当前行及所述下一行在不同存储器组中。85.如权利要求80所述的存储器单元，分布式处理器，其中所述分布式处理器包含处理阵列的多个处理器子单元，所述处理阵列的多个处理器子单元在空间上分布于存储器阵列的多个离散存储器组当中。86.如权利要求80所述的存储器单元，其中所述组控制器被配置为存取所述当前行且在相对于所述当前行的所述操作的完成之前启动所述下一行。87.如权利要求80所述的存储器单元，其中所述一个或多个存储器组中的每一者包括至少第一子组及第二子组，且其中与所述一个或多个存储器组中的每一者相关联的组控制器包括与所述第一子组相关联的第一子组控制器及与所述第二子组相关联的第二组控制器。88.如权利要求87所述的存储器单元，其中第一子组控制器被配置为使得能够存取包括于所述第一子组的当前行中的数据，而第二子组控制器启动所述第二子组中的下一行。89.如权利要求88所述的存储器单元，其中所述第二子组的经启动的下一行与所述第一子组中正被存取数据的所述当前行隔开至少两行。90.如权利要求87所述的存储器单元，其中所述第二子组控制器被配置为使得存取包括于所述第二子组的当前行中的数据，而所述第一子组控制器启动所述第一子组中的下一行。91.如权利要求90所述的存储器单元，其中所述第一子组的经启动的下一行与所述第二子组中正被存取数据的所述当前行隔开至少两行。92.如权利要求80所述的存储器单元，其中使用经训练神经网络判定所述预测地址。93.如权利要求80所述的存储器单元，其中基于所判定的排存取图案而判定所述预测地址。94.如权利要求80所述的存储器单元，其中所述地址产生器包括被配置为产生所述当前地址的第一地址产生器及被配置为产生所述预测地址的第二地址产生器。95.如权利要求94所述的存储器单元，其中所述第二地址产生器被配置为在当前地址产生器已产生所述当前地址之后的预定时间段内计算所述预测地址。96.如权利要求95所述的存储器单元，其中所述预定时间段为可调整的。97.如权利要求96所述的存储器单元，其中基于与所述存储器单元相关联的至少一个操作参数的值而调整所述预定时间段。
98.如权利要求97所述的存储器单元，其中所述至少一个操作参数包括所述存储器单元的温度。99.如权利要求80所述的存储器单元，其中所述地址产生器经进一步配置以产生与所述预测地址相关联的置信度，且在所述置信度降至低于预定阈值的情况下使所述组控制器放弃存取所述预测地址处的所述下一行。100.如权利要求80所述的存储器单元，其中所述预测地址由对延迟产生的所述地址进行取样的一系列触发器产生。101.如权利要求100所述的存储器单元，其中所述延迟可经由多任务器配置，所述多任务器在储存经取样地址的触发器之间进行选择。102.如权利要求80所述的存储器单元，其中所述组控制器被配置为在所述存储器单元的重设之后的预定时段期间忽略从所述地址产生器接收到的预测地址。103.如权利要求80所述的存储器单元，其中所述地址产生器被配置为在侦测到相对于所述相关联存储器组的行存取中的随机图案之后放弃将所述预测地址提供至所述组控制器。104.一种存储器单元，其包含：一个或多个存储器组，其中所述一个或多个存储器组中的每一者包括：多个行；第一行控制器，其被配置为控制所述多个行的第一子集；第二行控制器，其被配置为控制所述多个行的第二子集；单个数据输入端，其用以接收待储存于所述多个行中的数据；及单个数据输出端，其用以提供从所述多个行撷取的数据。105.如权利要求104所述的存储器单元，其中所述存储器单元被配置为在预定时间接收第一地址以用于处理及接收第二地址以启动及存取。106.如权利要求104所述的存储器单元，其中所述多个行的所述第一子集由偶数编号行构成。107.如权利要求106所述的存储器单元，其中偶数编号行位于所述一个或多个存储器组的一半中。108.如权利要求106所述的存储器单元，其中奇数编号行位于所述一个或多个存储器组的一半中。109.如权利要求104所述的存储器单元，其中所述多个行的所述第二子集由奇数编号行构成。110.如权利要求104所述的存储器单元，其中所述多个行的所述第一子集含于一存储器组的第一子组中，所述第一子组邻近于含有所述多个行的所述第二子集的所述存储器组的第二子组。111.如权利要求104所述的存储器单元，其中所述第一行控制器被配置为引起对包括于所述多个行的所述第一子集当中的一行中的数据的存取，而所述第二行控制器启动所述多个行的所述第二子集当中的一行。112.如权利要求111所述的存储器单元，其中所述多个行的所述第二子集当中的经启动的行与所述多个行的所述第一子集中正被存取数据的行隔开至少两行。
113.如权利要求104所述的存储器单元，其中所述第二行控制器被配置为引起对包括于所述多个行的所述第二子集当中的一行中的数据的存取，而所述第一行控制器启动所述多个行的所述第二子集当中的一行。114.如权利要求113所述的存储器单元，其中所述多个行的所述第一子集当中的经启动的行与所述多个行的所述第二子集中正被存取数据的行隔开至少两行。115.如权利要求104所述的存储器单元，其中所述一个或多个存储器组中的每一者包括列输入端，所述列输入端用于接收提示待存取的行的一部分的列识别符。116.如权利要求104所述的存储器单元，其中一排额外冗余垫置放于两排垫中的每一者之间以产生用于允许启动的距离。117.如权利要求104所述的存储器单元，其中可以不同时启动彼此接近的排。118.一种在存储器芯片上的分布式处理器，其包含：基板；存储器阵列，其安置于所述基板上，所述存储器阵列包括多个离散存储器组；处理阵列，其安置于所述基板上，所述处理阵列包括多个处理器子单元，所述处理器子单元中的每一者与所述多个离散存储器组中的对应的专用存储器组相关联；及至少一个存储器垫，其安置于所述基板上，其中所述至少一个存储器垫被配置为充当用于所述多个处理器子单元中的一个或多个的寄存器文件的至少一个寄存器。119.如权利要求118所述的存储器芯片，其中所述至少一个存储器垫包括于所述处理阵列的所述多个处理器子单元中的至少一者中。120.如权利要求118所述的存储器芯片，其中所述寄存器文件经配置为数据寄存器文件。121.如权利要求118所述的存储器芯片，其中所述寄存器文件经配置为地址寄存器文件。122.如权利要求118所述的存储器芯片，其中所述至少一个存储器垫被配置为提供用于所述多个处理器子单元中的一个或多个的寄存器文件的至少一个寄存器，以储存待由所述多个处理器子单元中的一个或多个存取的数据。123.如权利要求118所述的存储器芯片，其中所述至少一个存储器垫被配置为提供用于所述多个处理子单元中的一个或多个的寄存器文件的至少一个寄存器，其中所述寄存器文件的所述至少一个寄存器被配置为储存系数，所述系数由所述多个处理器子单元在所述多个处理器子单元对卷积加速器运算的执行期间使用。124.如权利要求118所述的存储器芯片，其中所述至少一个存储器垫为DRAM存储器垫。125.如权利要求118所述的存储器芯片，其中所述至少一个存储器垫被配置为经由单向存取进行通信。126.如权利要求118所述的存储器芯片，其中所述至少一个存储器垫允许双向存取。127.如权利要求1所述的存储器芯片，其进一步包括安置于所述基板上的至少一个冗余存储器垫，其中所述至少一个冗余存储器垫被配置为提供用于所述多个处理器子单元中的一个或多个的至少一个冗余寄存器。128.如权利要求118所述的存储器芯片，其进一步包括安置于所述基板上的至少一个存储器垫，其中所述至少一个存储器垫含有被配置为提供用于所述多个处理器子单元中的
一个或多个的至少一个冗余寄存器的至少一个冗余存储器位。129.如权利要求118所述的存储器芯片，其进一步包含：第一多个总线，所述第一多个总线中的每一者将所述多个处理器子单元中的一者连接至对应的专用存储器组；及第二多个总线，所述第二多个总线中的每一者将所述多个处理器子单元中的一者连接至所述多个处理器子单元中的另一者。130.如权利要求118所述的存储器芯片，其中所述处理器子单元中的至少一者包括被配置为从预定义数目向后计数的计数器，且在所述计数器达到零值后，所述处理器子单元中的所述至少一者被配置为停止当前任务且触发存储器刷新操作。131.如权利要求118所述的存储器芯片，其中所述处理器子单元中的至少一者包括停止当前任务且在特定时间触发存储器刷新操作以刷新所述存储器垫的机制。132.如权利要求118所述的存储器芯片，其中所述寄存器文件被配置为用作高速缓存。133.一种在分布式处理器存储器芯片中执行至少一个指令的方法，所述方法包含：从所述分布式处理器存储器芯片的存储器阵列撷取一个或多个数据值；将所述一个或多个数据值储存于寄存器中，所述寄存器形成于所述分布式处理器存储器芯片的存储器垫中；及根据由处理器元件执行的至少一个指令存取储存于所述寄存器中的所述一个或多个数据值；其中所述存储器阵列包括安置于基板上的多个离散存储器组；其中所述处理器元件为包括于安置在所述基板上的处理阵列中的多个处理器子单元当中的处理器子单元，其中所述处理器子单元中的每一者与所述多个离散存储器组中的对应的专用存储器组相关联；且其中所述寄存器由安置于所述基板上的存储器垫提供。134.如权利要求133所述的方法，其中所述处理器元件被配置为充当加速器，且所述方法进一步包含：存取储存于所述寄存器中的第一数据；从所述存储器阵列存取第二数据；对所述第一数据及所述第二数据执行操作。135.如权利要求133所述的方法，其中至少一个存储器垫包括多个字线及位线，且所述方法进一步包含：判定加载所述字线及位线的时序，所述时序由所述存储器垫的大小判定。136.如权利要求133所述的方法，其进一步包含：周期性地刷新所述寄存器。137.如权利要求12所述的方法，其中所述存储器垫包括DRAM存储器垫。138.如权利要求133所述的方法，其中所述存储器垫包括于所述存储器阵列的所述多个离散存储器组中的至少一者中。139.一种装置，其包含：基板；处理单元，其安置于所述基板上；及
存储器单元，其安置于所述基板上，其中所述存储器单元被配置为储存待由所述处理单元存取的数据，且其中所述处理单元包含被配置为充当用于所述处理单元的高速缓存的存储器垫。140.一种用于至少一个信息串流的分布式处理的方法，所述方法包含：藉由一个或多个存储器处理集成电路经由第一通信通道接收所述至少一个信息串流；其中每一存储器处理集成单元包含控制器、多个处理器子单元及多个存储器单元；藉由所述一个或多个存储器处理集成电路缓冲所述至少一个信息串流；藉由所述一个或多个存储器处理集成电路对所述至少一个信息串流执行第一处理操作以提供第一处理结果；将所述第一处理结果发送至处理集成电路；及藉由所述一个或多个存储器处理集成电路对所述第一处理结果执行第二处理操作以提供第二处理结果；其中所述一个或多个存储器处理集成电路的逻辑胞元的大小小于所述处理集成电路的逻辑胞元的大小。141.如权利要求140所述的方法，其中所述多个存储器单元中的每一者耦接至所述多个处理器子单元中的至少一者。142.如权利要求140所述的方法，其中在特定持续时间期间接收的所述至少一个信息串流的信息单元的总大小超过在所述特定持续时间期间输出的第一处理结果的总大小。143.如权利要求140所述的方法，其中所述至少一个信息串流的总大小小于所述第一处理结果的总大小。144.如权利要求140所述的方法，其中存储器类别的制造制程为DRAM制造制程。145.如权利要求140所述的方法，其中所述处理集成电路由存储器类别的制造制程制造；且其中所述处理集成电路由逻辑类别的制造制程制造。146.如权利要求140所述的方法，其中所述一个或多个存储器处理集成电路的逻辑胞元的大小为所述处理集成电路的对应逻辑胞元的大小的至少两倍。147.如权利要求140所述的方法，其中所述一个或多个存储器处理集成电路的逻辑胞元的临界尺寸为所述处理集成电路的对应逻辑胞元的临界尺寸的至少两倍。148.如权利要求140所述的方法，其中所述一个或多个存储器处理集成电路的存储器胞元的临界尺寸为所述处理集成电路的对应逻辑胞元的临界尺寸的至少两倍。149.如权利要求140所述的方法，其包含藉由所述处理集成电路请求所述一个或多个存储器处理集成电路以执行所述第一处理操作。150.如权利要求140所述的方法，其包含藉由所述处理集成电路发指令给所述一个或多个存储器处理集成电路以执行所述第一处理操作。151.如权利要求140所述的方法，其包含藉由所述处理集成电路配置所述一个或多个存储器处理集成电路以执行所述第一处理操作。152.如权利要求140所述的方法，其包含藉由所述一个或多个存储器处理集成电路执行所述第一处理操作而所述处理集成电路不介入。153.如权利要求140所述的方法，其中所述第一处理操作的运算复杂度低于所述第二
处理操作。154.如权利要求140所述的方法，其中所述第一处理操作的总吞吐量超过所述第二处理操作的总吞吐量。155.如权利要求140所述的方法，其中所述至少一个信息串流包括一个或多个经预处理信息串流。156.如权利要求157所述的方法，其中所述一个或多个经预处理信息串流为从网络输送单元提取的数据。157.如权利要求140所述的方法，其中所述第一处理操作的一部分由所述多个处理器子单元中的一者执行，且所述第一处理操作的另一部分由所述多个处理器子单元中的另一者执行。158.如权利要求140所述的方法，其中所述第一处理操作及所述第二处理操作包括蜂窝网络处理操作。159.如权利要求140所述的方法，其中所述第一处理操作及所述第二处理操作包括数据库处理操作。160.如权利要求140所述的方法，其中所述第一处理操作及所述第二处理操作包括数据库分析处理操作。161.如权利要求140所述的方法，其中所述第一处理操作及所述第二处理操作包括人工智能处理操作。162.一种用于分布式处理的方法，所述方法包含：藉由分解式系统的一个或多个存储器处理集成电路接收信息单元，所述分解式系统包含与一个或多个储存子系统分开的一个或多个运算子系统；其中所述一个或多个存储器处理集成电路中的每一者包含控制器、多个处理器子单元及多个存储器单元；其中所述一个或多个运算子系统包含多个处理集成电路；其中所述一个或多个存储器处理集成电路的逻辑胞元的大小为所述多个处理集成电路的对应逻辑胞元的大小的至少两倍；藉由所述一个或多个存储器处理集成电路对所述信息单元执行处理操作以提供处理结果；及从所述一个或多个存储器处理集成电路输出所述处理结果。163.如权利要求162所述的方法，其包含将所述处理结果输出至所述分解式系统的所述一个或多个运算子系统。164.如权利要求162所述的方法，其包含从所述分解式系统的所述一个或多个储存子系统接收所述信息单元。165.如权利要求162所述的方法，其包含将所述处理结果输出至所述分解式系统的所述一个或多个储存子系统。166.如权利要求162所述的方法，其包含从所述分解式系统的所述一个或多个运算子系统接收所述信息单元。167.如权利要求166所述的方法，其中从所述多个处理集成电路的处理单元的不同群组发送的信息单元包括由所述多个处理集成电路执行的处理程序的中间结果的不同部分，其中处理单元的群组包含至少一个处理集成电路。
168.如权利要求167所述的方法，其包含藉由所述一个或多个存储器处理集成电路输出整个处理程序的结果。169.如权利要求168所述的方法，其包含将所述整个处理程序的所述结果发送至所述多个处理集成电路中的每一者。170.如权利要求168所述的方法，其中所述中间结果的所述不同部分为经更新神...
【专利技术属性】
技术研发人员：E西蒂，E希勒尔，S布劳多，D沙米尔，G达扬，
申请(专利权)人：纽罗布拉德有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。