半导体晶圆搭载用基材、切割带及切割芯片接合薄膜制造技术

本发明专利技术涉及半导体晶圆搭载用基材、切割带及切割芯片接合薄膜。本发明专利技术的半导体晶圆搭载用基材在

【技术实现步骤摘要】
半导体晶圆搭载用基材、切割带及切割芯片接合薄膜


[0001]本专利技术涉及半导体晶圆搭载用基材、切割带及切割芯片接合薄膜。

技术介绍

[0002]以往，已知：在半导体装置的制造中，为了得到芯片接合用的半导体芯 片，使用切割带、切割芯片接合薄膜。
[0003]前述切割带具备基材(半导体晶圆搭载用基材)和层叠于前述基材上的 粘合剂层，前述切割芯片接合薄膜具备以可剥离的方式层叠于前述切割带的 粘合剂层上的芯片接合层(芯片接合薄膜)。
[0004]作为使用前述切割芯片接合薄膜来得到芯片接合用的半导体芯片(小片， die)的方法，已知在下述专利文献1中采用下述方法，该方法具有：半切割 工序，为了通过割断处理将半导体晶圆加工成芯片(小片)而在半导体晶圆 上形成槽；背面研磨工序，对半切割工序后的半导体晶圆进行磨削从而减薄 厚度；安装工序，将背面研磨工序后的半导体晶圆的一面(与电路面处于相 反侧的面)贴附于芯片接合层从而将半导体晶圆固定于切割带；使经半切割 加工的半导体芯片彼此的间隔扩大的扩展工序；维持半导体芯片彼此的间隔 的切缝维持工序；和拾取工序，将芯片接合层与粘合剂层间剥离，在贴附有 芯片接合层的状态下取出半导体芯片。
[0005]需要说明的是，前述扩展工序中，前述芯片接合层被割断为与经单片化 的多个半导体芯片的尺寸相当的大小。
[0006]对于使用如前所述的切割带、切割芯片接合薄膜来获得芯片接合用的半 导体芯片的方法，下述专利文献2中公开了：通过使用具有特定物性的切割 带(在
‑/>10℃下的初始弹性模量为200MPa以上且380MPa以下，且在
‑
10℃下 的Tanδ(损耗模量/储能模量)为0.080以上且0.3以下的切割带)，并且在
‑
15～5℃ 的低温条件下进行前述扩展工序，从而在前述扩展工序中能够提高从前述半 导体晶圆向多个半导体芯片的割断性(例如，割断的容易性、均匀性)及向 与贴附于前述半导体晶圆的前述芯片接合层的前述多个半导体芯片的尺寸 相当的大小的割断性。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献1：日本特开2019
‑
9203号公报
[0010]专利文献2：日本特开2015
‑
185591号公报

技术实现思路

[0011]专利技术要解决的问题
[0012]但是，即使在如上述专利文献1记载那样构成切割带的情况下，在前述 扩展工序中，有时也无法将前述芯片接合层充分割断成与前述多个半导体芯 片的尺寸相当的大小。
[0013]另外，近年，为了实现要求越来越高的半导体装置的小型化，采用了下 述方式：被
称为FOD(芯片上膜，Film On Die)的搭载方式，其中，在将具 备割断的芯片接合层的多个半导体芯片借助前述芯片接合层搭载于布线基 板时，将多个半导体芯片中的一半导体芯片借助前述芯片接合层搭载于前述 布线基板，然后将多个另一半导体芯片以俯视下与前述一半导体芯片重叠、 并且处于比前述一半导体芯片更高位置的方式进行搭载，同时用前述多个另 一半导体芯片中位于最低位置的半导体芯片所具备的前述芯片接合层覆盖 前述一半导体芯片；被称为FOW(线上膜，Film On Wire)的安装方式，其 中，对于借助一芯片接合层安装于布线基板、并且通过前述布线基板和接合 引线进行引线接合的一半导体芯片，以将前述一半导体芯片的全部和前述接 合引线的一部分或全部埋入其他芯片接合层的状态(用其他芯片接合层包埋 的状态)借助前述其他芯片接合层将另一半导体芯片安装于前述布线基板。
[0014]此处，FOD中，覆盖搭载于前述布线基板的一半导体芯片的芯片接合层 的厚度为100μm～140μm左右而比较厚，另外，FOW中，将搭载于前述半导 体基板的前述一半导体芯片的全部和前述接合引线的一部分或全部覆盖的 前述其他芯片接合层的厚度也为40μm～80μm左右而比较厚，因此认为前述扩 展工序中的前述芯片接合层的割断性的问题变得更大。
[0015]根据如上所述的情况，前述扩展工序中，期望显示更充分的割断性的芯 片接合层，但针对此的研究尚不能说是充分的。
[0016]另外，前述扩展工序中，也有基材产生破损的担心。
[0017]需要说明的是，如上所述的问题在使用前述切割芯片接合薄膜来获得芯 片接合用的半导体芯片的方法中在采用如上所述的扩展工序的全部情况下 会同样地产生。
[0018]因此，本专利技术的课题在于，提供在扩展工序中比较不易破损、并且能够 较充分地将芯片接合层割断的半导体晶圆搭载用基材、以及具备该半导体晶 圆搭载用基材的切割带及切割芯片接合薄膜。
[0019]用于解决问题的方案
[0020]本专利技术的半导体晶圆搭载用基材在
‑
15℃下的断裂伸长率为300％以上、 并且在
‑
15℃下的断裂强度为20N以上。
[0021]前述半导体晶圆搭载用基材优选具有至少一层含有弹性体树脂的层。
[0022]前述半导体晶圆搭载用基材中，优选前述弹性体树脂为烯烃系弹性体树 脂。
[0023]前述半导体晶圆搭载用基材中，优选厚度为90μm以上且130μm以下。
[0024]本专利技术的切割带具备：基材、和层叠于前述基材上的粘合剂层，
[0025]前述基材为上述中任一项所述的半导体晶圆搭载用基材。
[0026]本专利技术的切割芯片接合薄膜具备：切割带，其在基材上层叠有粘合剂层； 和芯片接合层，其层叠于前述切割带的前述粘合剂层，
[0027]前述基材为上述中任一项所述的半导体晶圆搭载用基材。
附图说明
[0028]图1为示出本专利技术的一实施方式的切割带的构成的截面图。
[0029]图2为示出本专利技术的一实施方式的切割芯片接合薄膜的构成的截面图。
[0030]图3A为示意性地示出半导体集成电路的制造方法中的半切割加工的情 况的截面图。
[0031]图3B为示意性地示出半导体集成电路的制造方法中的半切割加工的情 况的截面图。
[0032]图3C为示意性地示出半导体集成电路的制造方法中的背面研磨加工的 情况的截面图。
[0033]图3D为示意性地示出半导体集成电路的制造方法中的背面研磨加工的 情况的截面图。
[0034]图4A为示意性地示出半导体集成电路的制造方法中的安装工序的情况 的截面图。
[0035]图4B为示意性地示出半导体集成电路的制造方法中的安装工序的情况 的截面图。
[0036]图5A为示意性地示出半导体集成电路的制造方法中的低温下的扩展工 序的情况的截面图。
[0037]图5B为示意性地示出半导体集成电路的制造方法中的低温下的扩展工 序的情况的截面图。
[0038]图5C为示意性地示出半导体集成电路的制造方法中的低温下的扩展工 序的情况的截面图。
[0039]图6A为示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体晶圆搭载用基材，其在
‑
15℃下的断裂伸长率为300％以上、并且在
‑
15℃下的断裂强度为20N以上。2.根据权利要求1所述的半导体晶圆搭载用基材，其具有至少一层含有弹性体树脂的层。3.根据权利要求2所述的半导体晶圆搭载用基材，其中，所述弹性体树脂为烯烃系弹性体树脂。4.根据权利要求1～3中任一项所述...

【专利技术属性】
技术研发人员：中浦宏，宍户雄一郎，杉村敏正，高本尚英，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：