半导体装置制造方法及图纸

公开了半导体装置。该半导体装置包括：基底，包括第一区域和第二区域；第一有源图案，在第一区域上，并且包括一对第一源极/漏极图案和第一沟道图案，第一沟道图案包括第一半导体图案；第二有源图案，在第二区域上，并且包括一对第二源极/漏极图案和第二沟道图案，第二沟道图案包括第二半导体图案；支撑图案，在两个垂直相邻的第一半导体图案之间；以及第一栅电极和第二栅电极，在第一沟道图案和第二沟道图案上。第一沟道图案的沟道长度比第二沟道图案的沟道长度大。支撑图案的宽度与第一沟道图案的沟道长度的比率在0.05至0.2的范围内。的沟道长度的比率在0.05至0.2的范围内。的沟道长度的比率在0.05至0.2的范围内。

【技术实现步骤摘要】
半导体装置
[0001]本申请要求于2020年12月2日在韩国知识产权局提交的第10
‑
2020
‑
0166512号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用被完全包含于此。


[0002]专利技术构思涉及一种半导体装置和/或一种制造该半导体装置的方法，更具体地，涉及一种包括场效应晶体管的半导体装置和/或一种制造该半导体装置的方法。

技术介绍

[0003]一种半导体装置包括集成电路，所述集成电路包括金属氧化物半导体场效应晶体管(MOSFET)。随着半导体装置的尺寸和/或设计规则逐渐减小(减少)，MOSFET的尺寸也逐渐缩小。MOSFET的缩小会使半导体装置的操作特性/电特性劣化。因此，已经进行了各种研究，以开发制造具有改善的/优异的性能的同时克服或者部分克服由半导体装置的高度集成导致的限制的半导体装置的方法。

技术实现思路

[0004]专利技术构思的一些示例实施例提供了一种具有改善的电特性的半导体装置。
[0005]根据专利技术构思的一些示例实施例，半导体装置可以包括：基底，包括第一区域和第二区域；第一有源图案，在第一区域上，第一有源图案包括一对第一源极/漏极图案和在所述一对第一源极/漏极图案中的第一源极/漏极图案之间的第一沟道图案，第一沟道图案包括堆叠在基底上的多个第一半导体图案；第二有源图案，在第二区域上，第二有源图案包括一对第二源极/漏极图案和在所述一对第二源极/漏极图案中的第二源极/漏极图案之间的第二沟道图案，第二沟道图案包括堆叠在基底上的多个第二半导体图案；支撑图案，在所述多个第一半导体图案中的两个垂直相邻的第一半导体图案之间，支撑图案将所述两个垂直相邻的第一半导体图案彼此连接；以及第一栅电极和第二栅电极，分别在第一沟道图案和第二沟道图案上。第一沟道图案的长度比第二沟道图案的长度大，并且支撑图案的宽度与第一沟道图案的长度的比率在约0.05至约0.2的范围内。
[0006]根据专利技术构思的一些示例实施例，半导体装置可以包括：基底，包括第一区域和第二区域；第一有源图案，在第一区域上，第一有源图案包括一对第一源极/漏极图案和在所述一对第一源极/漏极图案中的一个与所述一对第一源极/漏极图案中的另一个之间的第一沟道图案，第一沟道图案包括堆叠在基底上的多个第一半导体图案；第二有源图案，在第二区域上，第二有源图案包括一对第二源极/漏极图案和在所述一对第二源极/漏极图案中的一个与所述一对第二源极/漏极图案中的另一个之间的第二沟道图案，第二沟道图案包括堆叠在基底上的多个第二半导体图案；支撑图案，在所述多个第一半导体图案中的两个垂直相邻的第一半导体图案之间，支撑图案将所述两个垂直相邻的第一半导体图案彼此连接；以及第一栅电极和第二栅电极，分别在第一沟道图案和第二沟道图案上。第一沟道图案的长度比第二沟道图案的长度大，并且支撑图案包含约5at％至约10at％的杂质。
[0007]根据专利技术构思的一些示例实施例，半导体装置可以包括：基底，包括第一区域和第二区域；器件隔离层，第一区域上的第一有源区域和第二区域上的第二有源区域；一对第一源极/漏极图案和一对第二源极/漏极图案，分别在第一有源区域和第二有源区域上；第一沟道图案和第二沟道图案，第一沟道图案在所述一对第一源极/漏极图案的成员之间，第二沟道图案在所述一对第二源极/漏极图案的成员之间，并且第一沟道图案和第二沟道图案中的每个包括顺序地堆叠在基底上的第一半导体图案、第二半导体图案和第三半导体图案；第一支撑图案、第二支撑图案和第三支撑图案，在第一有源区域上，第一支撑图案在基底与第一半导体图案之间，第二支撑图案在第一半导体图案与第二半导体图案之间，并且第三支撑图案在第二半导体图案与第三半导体图案之间；第一栅电极和第二栅电极，分别在第一沟道图案和第二沟道图案上；第一栅极介电层和第二栅极介电层，第一栅极介电层在第一沟道图案与第一栅电极之间，并且第二栅极介电层在第二沟道图案与第二栅电极；一对栅极间隔件，在第一栅电极和第二栅电极中的每个的相对的侧上；栅极覆盖图案，在第一栅电极和第二栅电极中的每个的顶表面上；多个有源接触件，电连接到第一源极/漏极图案和第二源极/漏极图案；多个栅极接触件，电连接到第一栅电极和第二栅电极；第一金属层，在所述多个有源接触件和所述多个栅极接触件上，第一金属层包括电连接到所述多个有源接触件和所述多个栅极接触件的多条第一线；以及第二金属层，在第一金属层上。第一沟道图案的长度比第二沟道图案的长度大，并且选自第一支撑图案、第二支撑图案和第三支撑图案中的至少一个具有弯曲的侧壁。
[0008]根据专利技术构思的一些示例实施例，一种制造半导体装置的方法可以包括：在包括第一区域和第二区域的基底上交替地堆叠多个半导体层和多个牺牲层；对半导体层和牺牲层进行图案化，以在第一区域上形成第一有源图案，并且在第二区域上形成第二有源图案；在基底上形成具有暴露第一有源图案的一个区域的开口的掩模层；在第一有源区域的所述一个区域上执行离子注入工艺，以从牺牲层形成多个支撑图案；分别在第一有源图案和第二有源图案上形成一对第一源极/漏极图案和一对第二源极/漏极图案；用第一栅电极取代所述一对第一源极/漏极图案之间的牺牲层，并且用第二栅电极取代所述一对第二源极/漏极图案之间的牺牲层。当牺牲层被第一栅电极取代时，支撑图案保留并支撑堆叠的半导体层。
附图说明
[0009]图1示出了展示根据专利技术构思的一些示例实施例的半导体装置的平面图。
[0010]图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H分别示出了沿着图1的线A
‑
A'、B
‑
B'、C
‑
C'、D
‑
D'、E
‑
E'、F
‑
F'、G
‑
G'和H
‑
H'截取的剖视图。
[0011]图3A示出了展示图2A的剖面M的放大剖视图。
[0012]图3B示出了展示图2B的剖面N的放大剖视图。
[0013]图4示出了展示根据专利技术构思的比较示例的半导体装置的与图2A中描绘的剖面M的剖视图对应的剖视图。
[0014]图5、图7、图9、图11、图13和图15示出了展示根据专利技术构思的一些示例实施例的制造半导体装置的方法的平面图。
[0015]图6A、图8A、图10A、图12A、图14A和图16A分别示出了沿着图5、图7、图9、图11、图13
和图15的线A
‑
A'截取的剖视图。
[0016]图6B、图8B、图10B、图12B、图14B和图16B分别示出了沿着图5、图7、图9、图11、图13和图15的线B
‑
B'截取的剖视图。
[0017]图6C、图8C、图10C、图12C、图14C和图16C分别示出了沿着图5、图7、图9、图11、图13和图15的线C
‑
C'截取的剖视图。
[0018]图6D、图8D、图10D、图12D、图14D和图16D本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：基底，包括第一区域和第二区域；第一有源图案，在第一区域上，第一有源图案包括一对第一源极/漏极图案和在所述一对第一源极/漏极图案之间的第一沟道图案，第一沟道图案包括堆叠在基底上的多个第一半导体图案；第二有源图案，在第二区域上，第二有源图案包括一对第二源极/漏极图案和在所述一对第二源极/漏极图案之间的第二沟道图案，第二沟道图案包括堆叠在基底上的多个第二半导体图案；支撑图案，在所述多个第一半导体图案中的两个垂直相邻的第一半导体图案之间，支撑图案将所述两个垂直相邻的第一半导体图案彼此连接；以及第一栅电极和第二栅电极，分别在第一沟道图案和第二沟道图案上，其中，第一沟道图案的长度比第二沟道图案的长度大，并且支撑图案的宽度与第一沟道图案的长度的比率在0.05至0.2的范围内。2.根据权利要求1所述的半导体装置，其中，支撑图案包括硅锗和杂质，支撑图案的锗浓度在10at％至35at％的范围内，并且支撑图案的杂质浓度在5at％至10at％的范围内。3.根据权利要求1所述的半导体装置，其中，第一沟道图案的长度在70nm至300nm的范围内，并且支撑图案的宽度在3.5nm至60nm的范围内。4.根据权利要求1所述的半导体装置，其中，所述多个第一半导体图案中的至少一个第一半导体图案包括与支撑图案垂直叠置的杂质区域，杂质区域的杂质浓度在从杂质区域的一侧朝向另一侧的方向上增大到第一值然后减小。5.根据权利要求1所述的半导体装置，所述半导体装置还包括：第一栅极介电层，在第一沟道图案与第一栅电极之间；以及第二栅极介电层，在第二沟道图案与第二栅电极之间，其中，支撑图案具有彼此相对的第一侧壁和第二侧壁，并且第一栅极介电层覆盖第一侧壁和第二侧壁。6.根据权利要求5所述的半导体装置，其中，选自第一侧壁和第二侧壁中的至少一个侧壁朝向支撑图案的中心凹陷。7.根据权利要求5所述的半导体装置，其中，支撑图案的宽度在从所述两个垂直相邻的第一半导体图案中的一个朝向所述两个垂直相邻的第一半导体图案中的另一个的方向上减小到第二值然后增大。8.根据权利要求1所述的半导体装置，其中，第一栅电极包括在所述两个垂直相邻的第一半导体图案之间的第一段和第二段，并且支撑图案在第一段与第二段之间。9.根据权利要求1所述的半导体装置，其中，支撑图案设置为多个，并且所述多个支撑图案将基底连接到所述多个第一半导体图案。10.根据权利要求1至9中任一项所述的半导体装置，其中，支撑图案不在第二区域上，并且
第二栅电极在所述多个第二半导体图案中的每个第二半导体图案的顶表面、相对的侧壁和底表面上。11.一种半导体装置，所述半导体装置包括：基底，包括第一区域和第二区域；第一有源图案，在第一区域上，第一有源图案包括一对第一源极/漏极图案和在所述一对第一源极/漏极图案中的一个与所述一对第一源极/漏极图案中的另一个之间的第一沟道图案，第一沟道图案包括堆叠在基底上的多个第一半导体图案；第二有源图案，在第二区域上，第二有源图案包括一对第二源极/漏极图案和在所述一对第二源极/漏极图案中的一个与所述一对第二源极/漏极图案中的另一个之间的第二沟道图案，第二沟道图案包括堆叠在基底上的多个第二半导体图案；支撑图案，在所述多个第一半导体图案中的两个垂直相邻的第...

【专利技术属性】
技术研发人员：朴鲁英，裵东一，朴范琎，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：